Merge nyus:/storage/git/firearm

memory: fix up slightly

Merge nyus:/storage/git/firearm

memory: fixed up a bit

Merge nyus:/storage/git/firearm

memory: preliminary, regfile: more read port, decode: more correct

System.v: Wire up DCache

system.v: Silly typo fix -- why didn't Verilator warn me about that?????

Execute.v: Add outpc and outinsn. System.v: Add and make wires consistent.

Add the DCache.

Ok, it work.

execute: do stuff only if bubble, still incorrect

flush generate bubble, yes

Merge branch 'master' of nyus.joshuawise.com:/git/firearm

you snipeer

Add a jump test

added branch support, maybe

Merge branch 'master' of nyus.joshuawise.com:/git/firearm

really fix execute

Merge nyus:/storage/git/firearm

Isuse.v: fix error in which cpsr was marked as defined when it needn't be

Add SPSR logic to Execute.

branch added

fixed v flag

Execute.v: Execute multiplication happily

Issue.v: lol@me; stall was not getting propagated

ram{.comments,}.hex: Add a multiplier test.

Execute.v: Wire up the ALU.

system.v: Add debug output for the execute stage.

ram{.comments,}.hex: Add a simple orr instruction. Orr! Orr! I am a seal!

Add skeleton to Execute.v

Cleanup pass on Decode.  We may have to revert this if Wilson cannot get a fix; in the mean time, build with -Wno-UNOPTFLAT.

Fix up ALU order in Issue.

Fix up Issue to use the new constants.

Convert decode to... use decode constants.

Add decode constants.

Add wires for ALU.

Execute: most of an ALU, ARM_Constants: RBC -> RSC

Merge nyus:/storage/git/firearm

Fix stupid pc request in Fetch

ram.hex: uppercase it, ram.comments.hex: comments

fixups to get workign compilation with isim

with more reg

Merge nyus:/storage/git/firearm

ram.hex: use r1 for demonstration of ror

Merge branch 'master' of nyus.joshuawise.com:/git/firearm

do some first pass Execute wiring

decode: fix, regfile: different starting constants for greater usefulness, ram.hex: some tests of shift

Merge nyus:/storage/git/firearm

holy shit my multiplier compiled the first time o__o

decode: make a real rotator instead of a loss

elanus

Add testbench

add execute skeleton

Decode.v: shifter now less incorrect

decode compiles

decode shift suck less

Return decode to a state of cleanliness.

Ok, move read_0, read_1, read_2 back into a unified block again.

Add verbosity to issue when it stalls an instruction.

Wire up decode.

Fix up decode

assign read_0 out

Nicer dump information.

name normalization pass

Deal with at least one case of A in decode by moving rpc out to its own case statement, as it should be.

Merge nyus:/storage/git/firearm

Ok, A mitigated.

Initialize more things, and follow more clocking rules.

some stuff

Only emit a stall if we didn't take a bubble in.

initialize inflights

Merge branch 'master' of nyus.joshuawise.com:/git/firearm

constants: discus

Wire things up, and fix circular logic in issue.

Actually do the issue???

Add condition checking logic.

Commit flag setter for issue.

Update copypasta fodder.

Add more constants.

Add some ARM constants.

a bit of issue

Add the register file.

Fix a few scattered bugs, and get fetch to work.

Wire the fetch unit into the top module

Add fetch module

Add the blockram to the system.v.

Add the blockram.

system.v

Bug fixes, and a first cut at a bus arbiter

Fix syntax errors and make it compile in verilator.

actually fill the cache?

some work on cache filling, and fleshing out a bus interface

Fix tag position

Add icache kind of