net/3c90x.c

   1 /*
   2  * 3c90x.c
   3  * NetWatch
   4  *
   5  * A ring buffer-based, bus-mastering Ethernet driver.
   6  *
   7  * Derived from Etherboot's 3c90x.c, which is
   8  *   Copyright (C) 1999 LightSys Technology Services, Inc.
   9  *   Portions Copyright (C) 1999 Steve Smith
  10  *
  11  * This program may be re-distributed in source or binary form, modified,
  12  * sold, or copied for any purpose, provided that the above copyright message
  13  * and this text are included with all source copies or derivative works, and
  14  * provided that the above copyright message and this text are included in the
  15  * documentation of any binary-only distributions.  This program is distributed
  16  * WITHOUT ANY WARRANTY, without even the warranty of FITNESS FOR A PARTICULAR
  17  * PURPOSE or MERCHANTABILITY.  Please read the associated documentation
  18  * "3c90x.txt" before compiling and using this driver.
  19  *
  20  * REVISION HISTORY:
  21  *
  22  * v0.10        1-26-1998       GRB     Initial implementation.
  23  * v0.90        1-27-1998       GRB     System works.
  24  * v1.00pre1    2-11-1998       GRB     Got prom boot issue fixed.
  25  * v2.0         9-24-1999       SCS     Modified for 3c905 (from 3c905b code)
  26  *                                      Re-wrote poll and transmit for
  27  *                                      better error recovery and heavy
  28  *                                      network traffic operation
  29  * v2.01        5-26-2003       NN      Fixed driver alignment issue which
  30  *                                      caused system lockups if driver structures
  31  *                                      not 8-byte aligned.
  32  * NetWatch0    12-07-2008      JAW     Taken out back and shot.
  33  *
  34  */
  35
  36 #include "etherboot-compat.h"
  37 #include "net.h"
  38 #include <timer.h>
  39 #include <io.h>
  40 #include <pci.h>
  41 #include <pci-bother.h>
  42 #include <minilib.h>
  43 #include <output.h>
  44 #include <paging.h>
  45
  46 #define XCVR_MAGIC      (0x5A00)
  47
  48 /*** Register definitions for the 3c905 ***/
  49 enum Registers
  50     {
  51     regPowerMgmtCtrl_w = 0x7c,        /** 905B Revision Only                 **/
  52     regUpMaxBurst_w = 0x7a,           /** 905B Revision Only                 **/
  53     regDnMaxBurst_w = 0x78,           /** 905B Revision Only                 **/
  54     regDebugControl_w = 0x74,         /** 905B Revision Only                 **/
  55     regDebugData_l = 0x70,            /** 905B Revision Only                 **/
  56     regRealTimeCnt_l = 0x40,          /** Universal                          **/
  57     regUpBurstThresh_b = 0x3e,        /** 905B Revision Only                 **/
  58     regUpPoll_b = 0x3d,               /** 905B Revision Only                 **/
  59     regUpPriorityThresh_b = 0x3c,     /** 905B Revision Only                 **/
  60     regUpListPtr_l = 0x38,            /** Universal                          **/
  61     regCountdown_w = 0x36,            /** Universal                          **/
  62     regFreeTimer_w = 0x34,            /** Universal                          **/
  63     regUpPktStatus_l = 0x30,          /** Universal with Exception, pg 130   **/
  64     regTxFreeThresh_b = 0x2f,         /** 90X Revision Only                  **/
  65     regDnPoll_b = 0x2d,               /** 905B Revision Only                 **/
  66     regDnPriorityThresh_b = 0x2c,     /** 905B Revision Only                 **/
  67     regDnBurstThresh_b = 0x2a,        /** 905B Revision Only                 **/
  68     regDnListPtr_l = 0x24,            /** Universal with Exception, pg 107   **/
  69     regDmaCtrl_l = 0x20,              /** Universal with Exception, pg 106   **/
  70                                       /**                                    **/
  71     regIntStatusAuto_w = 0x1e,        /** 905B Revision Only                 **/
  72     regTxStatus_b = 0x1b,             /** Universal with Exception, pg 113   **/
  73     regTimer_b = 0x1a,                /** Universal                          **/
  74     regTxPktId_b = 0x18,              /** 905B Revision Only                 **/
  75     regCommandIntStatus_w = 0x0e,     /** Universal (Command Variations)     **/
  76     };
  77
  78 /** following are windowed registers **/
  79 enum Registers7
  80     {
  81     regPowerMgmtEvent_7_w = 0x0c,     /** 905B Revision Only                 **/
  82     regVlanEtherType_7_w = 0x04,      /** 905B Revision Only                 **/
  83     regVlanMask_7_w = 0x00,           /** 905B Revision Only                 **/
  84     };
  85
  86 enum Registers6
  87     {
  88     regBytesXmittedOk_6_w = 0x0c,     /** Universal                          **/
  89     regBytesRcvdOk_6_w = 0x0a,        /** Universal                          **/
  90     regUpperFramesOk_6_b = 0x09,      /** Universal                          **/
  91     regFramesDeferred_6_b = 0x08,     /** Universal                          **/
  92     regFramesRecdOk_6_b = 0x07,       /** Universal with Exceptions, pg 142  **/
  93     regFramesXmittedOk_6_b = 0x06,    /** Universal                          **/
  94     regRxOverruns_6_b = 0x05,         /** Universal                          **/
  95     regLateCollisions_6_b = 0x04,     /** Universal                          **/
  96     regSingleCollisions_6_b = 0x03,   /** Universal                          **/
  97     regMultipleCollisions_6_b = 0x02, /** Universal                          **/
  98     regSqeErrors_6_b = 0x01,          /** Universal                          **/
  99     regCarrierLost_6_b = 0x00,        /** Universal                          **/
 100     };
 101
 102 enum Registers5
 103     {
 104     regIndicationEnable_5_w = 0x0c,   /** Universal                          **/
 105     regInterruptEnable_5_w = 0x0a,    /** Universal                          **/
 106     regTxReclaimThresh_5_b = 0x09,    /** 905B Revision Only                 **/
 107     regRxFilter_5_b = 0x08,           /** Universal                          **/
 108     regRxEarlyThresh_5_w = 0x06,      /** Universal                          **/
 109     regTxStartThresh_5_w = 0x00,      /** Universal                          **/
 110     };
 111
 112 enum Registers4
 113     {
 114     regUpperBytesOk_4_b = 0x0d,       /** Universal                          **/
 115     regBadSSD_4_b = 0x0c,             /** Universal                          **/
 116     regMediaStatus_4_w = 0x0a,        /** Universal with Exceptions, pg 201  **/
 117     regPhysicalMgmt_4_w = 0x08,       /** Universal                          **/
 118     regNetworkDiagnostic_4_w = 0x06,  /** Universal with Exceptions, pg 203  **/
 119     regFifoDiagnostic_4_w = 0x04,     /** Universal with Exceptions, pg 196  **/
 120     regVcoDiagnostic_4_w = 0x02,      /** Undocumented?                      **/
 121     };
 122
 123 enum Registers3
 124     {
 125     regTxFree_3_w = 0x0c,             /** Universal                          **/
 126     regRxFree_3_w = 0x0a,             /** Universal with Exceptions, pg 125  **/
 127     regResetMediaOptions_3_w = 0x08,  /** Media Options on B Revision,       **/
 128                                       /** Reset Options on Non-B Revision    **/
 129     regMacControl_3_w = 0x06,         /** Universal with Exceptions, pg 199  **/
 130     regMaxPktSize_3_w = 0x04,         /** 905B Revision Only                 **/
 131     regInternalConfig_3_l = 0x00,     /** Universal, different bit           **/
 132                                       /** definitions, pg 59                 **/
 133     };
 134
 135 enum Registers2
 136     {
 137     regResetOptions_2_w = 0x0c,       /** 905B Revision Only                 **/
 138     regStationMask_2_3w = 0x06,       /** Universal with Exceptions, pg 127  **/
 139     regStationAddress_2_3w = 0x00,    /** Universal with Exceptions, pg 127  **/
 140     };
 141
 142 enum Registers1
 143     {
 144     regRxStatus_1_w = 0x0a,           /** 90X Revision Only, Pg 126          **/
 145     };
 146
 147 enum Registers0
 148     {
 149     regEepromData_0_w = 0x0c,         /** Universal                          **/
 150     regEepromCommand_0_w = 0x0a,      /** Universal                          **/
 151     regBiosRomData_0_b = 0x08,        /** 905B Revision Only                 **/
 152     regBiosRomAddr_0_l = 0x04,        /** 905B Revision Only                 **/
 153     };
 154
 155
 156 /*** The names for the eight register windows ***/
 157 enum Windows
 158     {
 159     winPowerVlan7 = 0x07,
 160     winStatistics6 = 0x06,
 161     winTxRxControl5 = 0x05,
 162     winDiagnostics4 = 0x04,
 163     winTxRxOptions3 = 0x03,
 164     winAddressing2 = 0x02,
 165     winUnused1 = 0x01,
 166     winEepromBios0 = 0x00,
 167     };
 168
 169
 170 /*** Command definitions for the 3c90X ***/
 171 enum Commands
 172     {
 173     cmdGlobalReset = 0x00,             /** Universal with Exceptions, pg 151 **/
 174     cmdSelectRegisterWindow = 0x01,    /** Universal                         **/
 175     cmdEnableDcConverter = 0x02,       /**                                   **/
 176     cmdRxDisable = 0x03,               /**                                   **/
 177     cmdRxEnable = 0x04,                /** Universal                         **/
 178     cmdRxReset = 0x05,                 /** Universal                         **/
 179     cmdStallCtl = 0x06,                /** Universal                         **/
 180     cmdTxEnable = 0x09,                /** Universal                         **/
 181     cmdTxDisable = 0x0A,               /**                                   **/
 182     cmdTxReset = 0x0B,                 /** Universal                         **/
 183     cmdRequestInterrupt = 0x0C,        /**                                   **/
 184     cmdAcknowledgeInterrupt = 0x0D,    /** Universal                         **/
 185     cmdSetInterruptEnable = 0x0E,      /** Universal                         **/
 186     cmdSetIndicationEnable = 0x0F,     /** Universal                         **/
 187     cmdSetRxFilter = 0x10,             /** Universal                         **/
 188     cmdSetRxEarlyThresh = 0x11,        /**                                   **/
 189     cmdSetTxStartThresh = 0x13,        /**                                   **/
 190     cmdStatisticsEnable = 0x15,        /**                                   **/
 191     cmdStatisticsDisable = 0x16,       /**                                   **/
 192     cmdDisableDcConverter = 0x17,      /**                                   **/
 193     cmdSetTxReclaimThresh = 0x18,      /**                                   **/
 194     cmdSetHashFilterBit = 0x19,        /**                                   **/
 195     };
 196
 197
 198 /*** Values for int status register bitmask **/
 199 #define INT_INTERRUPTLATCH      (1<<0)
 200 #define INT_HOSTERROR           (1<<1)
 201 #define INT_TXCOMPLETE          (1<<2)
 202 #define INT_RXCOMPLETE          (1<<4)
 203 #define INT_RXEARLY             (1<<5)
 204 #define INT_INTREQUESTED        (1<<6)
 205 #define INT_UPDATESTATS         (1<<7)
 206 #define INT_LINKEVENT           (1<<8)
 207 #define INT_DNCOMPLETE          (1<<9)
 208 #define INT_UPCOMPLETE          (1<<10)
 209 #define INT_CMDINPROGRESS       (1<<12)
 210 #define INT_WINDOWNUMBER        (7<<13)
 211
 212 /* These structures are all 64-bit aligned, as needed for bus-mastering I/O. */
 213 typedef struct {
 214         unsigned int addr;
 215         unsigned int len;
 216 } segment_t __attribute__ ((aligned(8)));
 217
 218 typedef struct {
 219         unsigned int next;
 220         unsigned int hdr;
 221         segment_t segments[64 /* XXX magic */];
 222 } txdesc_t __attribute__ ((aligned(8)));
 223
 224 /*** RX descriptor ***/
 225 typedef struct {
 226         unsigned int    next;
 227         unsigned int    status;
 228         segment_t segments[64];
 229 } rxdesc_t __attribute__ ((aligned(8)));
 230
 231 typedef struct {
 232         struct nic nic;
 233         int is3c556;
 234         int isBrev;
 235         int curwnd;
 236         int ioaddr;
 237 } nic_3c90x_t;
 238
 239 static nic_3c90x_t _nic;
 240
 241 #define _outl(v,a) outl((a),(v))
 242 #define _outw(v,a) outw((a),(v))
 243 #define _outb(v,a) outb((a),(v))
 244
 245 static int _issue_command(nic_3c90x_t *nic, int cmd, int param)
 246 {
 247         outw(nic->ioaddr + regCommandIntStatus_w, (cmd << 11) | param);
 248
 249         while (inw(nic->ioaddr + regCommandIntStatus_w) & INT_CMDINPROGRESS)
 250                 ;
 251
 252         return 0;
 253 }
 254
 255
 256 /*** a3c90x_internal_SetWindow: selects a register window set.
 257  ***/
 258 static int _set_window(nic_3c90x_t *nic, int window)
 259 {
 260         if (nic->curwnd == window)
 261                 return 0;
 262
 263         _issue_command(nic, cmdSelectRegisterWindow, window);
 264         nic->curwnd = window;
 265
 266         return 0;
 267 }
 268
 269
 270 /*** _read_eeprom - read data from the serial eeprom.
 271  ***/
 272 static unsigned short
 273 _read_eeprom(nic_3c90x_t *nic, int address)
 274 {
 275         unsigned short val;
 276
 277         /** Select correct window **/
 278         _set_window(nic, winEepromBios0);
 279
 280         /** Make sure the eeprom isn't busy **/
 281         do
 282         {
 283                 int i;
 284                 for (i = 0; i < 165; i++)
 285                         inb(0x80);      /* wait 165 usec */
 286         }
 287         while(0x8000 & inw(nic->ioaddr + regEepromCommand_0_w));
 288
 289         /** Read the value. **/
 290         if (nic->is3c556)
 291                 _outw(address + (0x230), nic->ioaddr + regEepromCommand_0_w);
 292         else
 293                 _outw(address + 0x80, nic->ioaddr + regEepromCommand_0_w);
 294
 295         do
 296         {
 297                 int i;
 298                 for (i = 0; i < 165; i++)
 299                         inb(0x80);      /* wait 165 usec */
 300         }
 301         while(0x8000 & inw(nic->ioaddr + regEepromCommand_0_w));
 302         val = inw(nic->ioaddr + regEepromData_0_w);
 303
 304         return val;
 305 }
 306
 307
 308 #if 0
 309 /*** a3c90x_reset: exported function that resets the card to its default
 310  *** state.  This is so the Linux driver can re-set the card up the way
 311  *** it wants to.  If CFG_3C90X_PRESERVE_XCVR is defined, then the reset will
 312  *** not alter the selected transceiver that we used to download the boot
 313  *** image.
 314  ***/
 315 static void _reset(nic_3c90x_t *nic)
 316 {
 317     /** Send the reset command to the card **/
 318     outputf("3c90x: issuing RESET");
 319     _issue_command(nic, cmdGlobalReset, 0);
 320
 321     /** global reset command resets station mask, non-B revision cards
 322      ** require explicit reset of values
 323      **/
 324     _set_window(nic, winAddressing2);
 325     _outw(0, nic->ioaddr + regStationMask_2_3w+0);
 326     _outw(0, nic->ioaddr + regStationMask_2_3w+2);
 327     _outw(0, nic->ioaddr + regStationMask_2_3w+4);
 328
 329     /** Issue transmit reset, wait for command completion **/
 330     _issue_command(nic, cmdTxReset, 0);
 331     if (!nic->isBrev)
 332         _outb(0x01, nic->ioaddr + regTxFreeThresh_b);
 333     _issue_command(nic, cmdTxEnable, 0);
 334
 335     /**
 336      ** reset of the receiver on B-revision cards re-negotiates the link
 337      ** takes several seconds (a computer eternity)
 338      **/
 339     if (nic->isBrev)
 340         _issue_command(nic, cmdRxReset, 0x04);
 341     else
 342         _issue_command(nic, cmdRxReset, 0x00);
 343     _issue_command(nic, cmdRxEnable, 0);
 344
 345     _issue_command(nic, cmdSetInterruptEnable, 0);
 346     /** enable rxComplete and txComplete **/
 347     _issue_command(nic, cmdSetIndicationEnable, 0x0014);
 348     /** acknowledge any pending status flags **/
 349     _issue_command(nic, cmdAcknowledgeInterrupt, 0x661);
 350
 351     return;
 352 }
 353 #endif
 354
 355 /***************************** Transmit routines *****************************/
 356
 357 #define XMIT_BUFS 8
 358
 359 static txdesc_t txdescs[XMIT_BUFS];
 360 static struct pbuf *txpbufs[XMIT_BUFS] = {0,};
 361
 362 /* txcons is the index into the ring buffer of the last packet that the
 363  * 3c90x was seen processing, or -1 if the 3c90x was idle.
 364  */
 365 static int txcons = -1;
 366
 367 /* txprod is the index of the _next_ buffer that the driver will write into. */
 368 static int txprod = 0;
 369
 370 /* _transmit adds a packet to the transmit ring buffer.  If no space is
 371  * available in the buffer, then _transmit blocks until a packet has been
 372  * transmitted.
 373  */
 374 static void _transmit(struct nic *_nic, struct pbuf *p)
 375 {
 376         nic_3c90x_t *nic = (nic_3c90x_t *)_nic;
 377         unsigned char status;
 378         int len, n;
 379
 380         /* Wait for there to be space. */
 381         if (txcons == txprod)
 382         {
 383                 int i = 0;
 384
 385                 outputf("3c90x: txbuf full, waiting for space...");
 386                 while (inl(nic->ioaddr + regDnListPtr_l) != 0)
 387                         i++;
 388                 outputf("3c90x: took %d iters", i);
 389         }
 390
 391         /* Stall the download engine so it doesn't bother us. */
 392         _issue_command(nic, cmdStallCtl, 2 /* Stall download */);
 393
 394         /* Clean up old txcons. */
 395         if (txcons != -1)
 396         {
 397                 unsigned long curp = inl(nic->ioaddr + regDnListPtr_l);
 398                 int end;
 399
 400                 if (curp == 0)
 401                         end = txprod;
 402                 else
 403                         end = (curp - v2p(txdescs)) / sizeof(txdescs[0]);
 404
 405                 while (txcons != end)
 406                 {
 407                         pbuf_free(txpbufs[txcons]);
 408                         txpbufs[txcons] = NULL;
 409                         txdescs[txcons].hdr = 0;
 410                         txdescs[txcons].next = 0;
 411                         txcons = (txcons + 1) % XMIT_BUFS;
 412                 }
 413                 if (txcons == txprod)
 414                         txcons = -1;
 415         }
 416
 417         /* Look at the TX status */
 418         status = inb(nic->ioaddr + regTxStatus_b);
 419         if (status)
 420         {
 421                 outputf("3c90x: error: the nus.");
 422                 outb(nic->ioaddr + regTxStatus_b, 0x00);
 423         }
 424
 425         /* Set up the new txdesc. */
 426         txdescs[txprod].next = 0;
 427         len = 0;
 428         n = 0;
 429         txpbufs[txprod] = p;
 430         for (; p; p = p->next)
 431         {
 432                 txdescs[txprod].segments[n].addr = v2p(p->payload);
 433                 txdescs[txprod].segments[n].len = p->len | (p->next ? 0 : (1 << 31));
 434                 len += p->len;
 435                 pbuf_ref(p);
 436                 n++;
 437         }
 438         txdescs[txprod].hdr = len;      /* If we wanted completion notification, bit 15 */
 439
 440         /* Now link the new one in, after it's been set up. */
 441         txdescs[(txprod + XMIT_BUFS - 1) % XMIT_BUFS].next = v2p(&(txdescs[txprod]));
 442
 443         /* If the card is stopped, start it up again. */
 444         if (inl(nic->ioaddr + regDnListPtr_l) == 0)
 445         {
 446                 outl(nic->ioaddr + regDnListPtr_l, v2p(&(txdescs[txprod])));
 447                 txcons = txprod;
 448         }
 449
 450         txprod = (txprod + 1) % XMIT_BUFS;
 451
 452         /* And let it proceed on its way. */
 453         _issue_command(nic, cmdStallCtl, 3 /* Unstall download */);
 454
 455 #if 0
 456         /** successful completion (sans "interrupt Requested" bit) **/
 457         if ((status & 0xbf) == 0x80)
 458                 return;
 459
 460         outputf("3c90x: Status (%hhX)", status);
 461         /** check error codes **/
 462         if (status & 0x02)
 463         {
 464                 outputf("3c90x: Tx Reclaim Error (%hhX)", status);
 465                 _reset(nic);
 466         } else if (status & 0x04) {
 467                 outputf("3c90x: Tx Status Overflow (%hhX)", status);
 468                 for (i=0; i<32; i++)
 469                         _outb(0x00, nic->ioaddr + regTxStatus_b);
 470                 /** must re-enable after max collisions before re-issuing tx **/
 471                 _issue_command(nic, cmdTxEnable, 0);
 472         } else if (status & 0x08) {
 473                 outputf("3c90x: Tx Max Collisions (%hhX)", status);
 474                 /** must re-enable after max collisions before re-issuing tx **/
 475                 _issue_command(nic, cmdTxEnable, 0);
 476         } else if (status & 0x10) {
 477                 outputf("3c90x: Tx Underrun (%hhX)", status);
 478                 _reset(nic);
 479         } else if (status & 0x20) {
 480                 outputf("3c90x: Tx Jabber (%hhX)", status);
 481                 _reset(nic);
 482         } else if ((status & 0x80) != 0x80) {
 483                 outputf("3c90x: Internal Error - Incomplete Transmission (%hhX)", status);
 484                 _reset(nic);
 485         }
 486 #endif
 487 }
 488
 489 /***************************** Receive routines *****************************/
 490 #define MAX_RECV_SIZE 1536
 491 #define RECV_BUFS 32
 492
 493 static rxdesc_t rxdescs[RECV_BUFS];
 494 static struct pbuf *rxpbufs[RECV_BUFS] = {0,};
 495
 496 /* rxcons is the pointer to the receive descriptor that the ethernet card will
 497  * write into next.
 498  */
 499 static int rxcons = 0;
 500
 501 /* rxprod is the pointer to the receive descriptor that the driver will
 502  * allocate next.
 503  */
 504 static int rxprod = 0;
 505
 506 /* _recv_prepare fills the 3c90x's ring buffer with fresh pbufs from lwIP.
 507  * The upload engine need not be stalled.
 508  */
 509 static void _recv_prepare(nic_3c90x_t *nic)
 510 {
 511         int oldprod;
 512
 513         oldprod = rxprod;
 514         while ((rxprod != rxcons) || !rxpbufs[rxprod])
 515         {
 516                 int i;
 517                 struct pbuf *p;
 518
 519                 if (!rxpbufs[rxprod])
 520                         rxpbufs[rxprod] = p = pbuf_alloc(PBUF_RAW, MAX_RECV_SIZE, PBUF_POOL);
 521                 else {
 522                         outputf("WARNING: 3c90x has pbuf in slot %d", rxprod);
 523                         p = rxpbufs[rxprod];
 524                 }
 525
 526                 if (!p)
 527                 {
 528                         outputf("3c90x: out of memory for rx pbuf?");
 529                         break;
 530                 }
 531
 532                 rxdescs[rxprod].status = 0;
 533                 rxdescs[rxprod].next = 0;
 534                 for (i = 0; p; p = p->next, i++)
 535                 {
 536                         rxdescs[rxprod].segments[i].addr = v2p(p->payload);
 537                         rxdescs[rxprod].segments[i].len = p->len | (p->next ? 0 : (1 << 31));
 538                 }
 539
 540                 /* Hook in the new one after and only after it's been fully set up. */
 541                 rxdescs[(rxprod + RECV_BUFS - 1) % RECV_BUFS].next = v2p(&(rxdescs[rxprod]));
 542                 rxprod = (rxprod + 1) % RECV_BUFS;
 543         }
 544
 545         if (inl(nic->ioaddr + regUpListPtr_l) == 0 && rxpbufs[oldprod]) /* Ran out of shit, and got new shit? */
 546         {
 547                 outl(nic->ioaddr + regUpListPtr_l, v2p(&rxdescs[oldprod]));
 548                 outputf("3c90x: WARNING: Ran out of rx slots");
 549         }
 550
 551         _issue_command(nic, cmdStallCtl, 1 /* Unstall upload */);
 552 }
 553
 554 /* _recv polls the ring buffer to see if any packets are available.  If any
 555  * are, then eth_recv is called for each available.  _recv returns how many
 556  * packets it received successfully.  Whether _recv got any packets or not,
 557  * _recv does not block, and reinitializes the ring buffer with fresh pbufs.
 558  */
 559 static int _recv(struct nic *_nic)
 560 {
 561         nic_3c90x_t *nic = (nic_3c90x_t *)_nic;
 562         int errcode, n = 0;
 563         struct pbuf *p;
 564
 565         /* Nothing to do? */
 566         while ((rxdescs[rxcons].status & ((1<<14) | (1<<15))) != 0)
 567         {
 568                 /** Check for Error (else we have good packet) **/
 569                 if (rxdescs[rxcons].status & (1<<14))
 570                 {
 571                         errcode = rxdescs[rxcons].status;
 572                         if (errcode & (1<<16))
 573                                 outputf("3C90X: Rx Overrun (%hX)",errcode>>16);
 574                         else if (errcode & (1<<17))
 575                                 outputf("3C90X: Runt Frame (%hX)",errcode>>16);
 576                         else if (errcode & (1<<18))
 577                                 outputf("3C90X: Alignment Error (%hX)",errcode>>16);
 578                         else if (errcode & (1<<19))
 579                                 outputf("3C90X: CRC Error (%hX)",errcode>>16);
 580                         else if (errcode & (1<<20))
 581                                 outputf("3C90X: Oversized Frame (%hX)",errcode>>16);
 582                         else
 583                                 outputf("3C90X: Packet error (%hX)",errcode>>16);
 584
 585                         p = NULL;
 586                         pbuf_free(rxpbufs[rxcons]);             /* Bounce the old one before setting it up again. */
 587                 } else {
 588                         p = rxpbufs[rxcons];
 589                         pbuf_realloc(p, rxdescs[rxcons].status & 0x1FFF);       /* Resize the packet to how large it actually is. */
 590                 }
 591
 592                 rxpbufs[rxcons] = NULL;
 593                 rxdescs[rxcons].status = 0;
 594                 rxcons = (rxcons + 1) % RECV_BUFS;
 595
 596                 if (p)
 597                 {
 598                         eth_recv(_nic, p);
 599                         n++;
 600                 }
 601         }
 602
 603         _recv_prepare(nic);     /* Light the NIC up again. */
 604         return n;
 605 }
 606
 607 /*** a3c90x_probe: exported routine to probe for the 3c905 card and perform
 608  *** initialization.  If this routine is called, the pci functions did find the
 609  *** card.  We just have to init it here.
 610  ***/
 611 static int _probe(struct pci_dev *pci, void *data)
 612 {
 613         nic_3c90x_t *nic = &_nic;
 614         int i, c;
 615         unsigned short eeprom[0x100];
 616         unsigned int cfg;
 617         unsigned int mopt;
 618         unsigned int mstat;
 619         unsigned short linktype;
 620 #define HWADDR_OFFSET   10
 621
 622         unsigned long ioaddr = 0;
 623         for (i = 0; i < 6; i++)
 624                 if (pci->bars[i].type == PCI_BAR_IO)
 625                 {
 626                         ioaddr = pci->bars[i].addr;
 627                         break;
 628                 }
 629
 630         if (ioaddr == 0)
 631         {
 632                 outputf("3c90x: Unable to find I/O address");
 633                 return 0;
 634         }
 635
 636         /* Power it on */
 637         pci_write16(pci->bus, pci->dev, pci->fn, 0xE0,
 638                 pci_read16(pci->bus, pci->dev, pci->fn, 0xE0) & ~0x3);
 639
 640         outputf("3c90x: Picked I/O address %04x", ioaddr);
 641         pci_bother_add(pci);
 642         nic->nic.ioaddr = ioaddr & ~3;
 643         nic->nic.irqno = 0;
 644
 645         nic->ioaddr = ioaddr;
 646         nic->is3c556 = (pci->did == 0x6055);
 647         nic->curwnd = 255;
 648         switch (_read_eeprom(nic, 0x03))
 649         {
 650         case 0x9000: /** 10 Base TPO             **/
 651         case 0x9001: /** 10/100 T4               **/
 652         case 0x9050: /** 10/100 TPO              **/
 653         case 0x9051: /** 10 Base Combo           **/
 654                 nic->isBrev = 0;
 655                 break;
 656
 657         case 0x9004: /** 10 Base TPO             **/
 658         case 0x9005: /** 10 Base Combo           **/
 659         case 0x9006: /** 10 Base TPO and Base2   **/
 660         case 0x900A: /** 10 Base FL              **/
 661         case 0x9055: /** 10/100 TPO              **/
 662         case 0x9056: /** 10/100 T4               **/
 663         case 0x905A: /** 10 Base FX              **/
 664         default:
 665                 nic->isBrev = 1;
 666                 break;
 667         }
 668
 669         /** Load the EEPROM contents **/
 670         if (nic->isBrev)
 671                 for(i=0;i<=0x20;i++)
 672                         eeprom[i] = _read_eeprom(nic, i);
 673         else
 674                 for(i=0;i<=0x17;i++)
 675                         eeprom[i] = _read_eeprom(nic, i);
 676
 677         /** Retrieve the Hardware address and print it on the screen. **/
 678         nic->nic.hwaddr[0] = eeprom[HWADDR_OFFSET + 0]>>8;
 679         nic->nic.hwaddr[1] = eeprom[HWADDR_OFFSET + 0]&0xFF;
 680         nic->nic.hwaddr[2] = eeprom[HWADDR_OFFSET + 1]>>8;
 681         nic->nic.hwaddr[3] = eeprom[HWADDR_OFFSET + 1]&0xFF;
 682         nic->nic.hwaddr[4] = eeprom[HWADDR_OFFSET + 2]>>8;
 683         nic->nic.hwaddr[5] = eeprom[HWADDR_OFFSET + 2]&0xFF;
 684         outputf("MAC Address = %02x:%02x:%02x:%02x:%02x:%02x",
 685                 nic->nic.hwaddr[0], nic->nic.hwaddr[1],
 686                 nic->nic.hwaddr[2], nic->nic.hwaddr[3],
 687                 nic->nic.hwaddr[4], nic->nic.hwaddr[5]);
 688
 689         /** 3C556: Invert MII power **/
 690         if (nic->is3c556) {
 691                 _set_window(nic, winAddressing2);
 692                 outw(nic->ioaddr + regResetOptions_2_w,
 693                         inw(nic->ioaddr + regResetOptions_2_w) | 0x4000);
 694         }
 695
 696         /* Test if the link is good; if not, bail out */
 697         _set_window(nic, winDiagnostics4);
 698         mstat = inw(nic->ioaddr + regMediaStatus_4_w);
 699         if((mstat & (1<<11)) == 0) {
 700                 outputf("3c90x: valid link not established");
 701                 return 0;
 702         }
 703
 704         /* Program the MAC address into the station address registers */
 705         _set_window(nic, winAddressing2);
 706         outw(nic->ioaddr + regStationAddress_2_3w, htons(eeprom[HWADDR_OFFSET + 0]));
 707         outw(nic->ioaddr + regStationAddress_2_3w+2, htons(eeprom[HWADDR_OFFSET + 1]));
 708         outw(nic->ioaddr + regStationAddress_2_3w+4, htons(eeprom[HWADDR_OFFSET + 2]));
 709         outw(nic->ioaddr + regStationMask_2_3w+0, 0);
 710         outw(nic->ioaddr + regStationMask_2_3w+2, 0);
 711         outw(nic->ioaddr + regStationMask_2_3w+4, 0);
 712
 713         /** Read the media options register, print a message and set default
 714          ** xcvr.
 715          **
 716          ** Uses Media Option command on B revision, Reset Option on non-B
 717          ** revision cards -- same register address
 718          **/
 719         _set_window(nic, winTxRxOptions3);
 720         mopt = inw(nic->ioaddr + regResetMediaOptions_3_w);
 721
 722         /** mask out VCO bit that is defined as 10baseFL bit on B-rev cards **/
 723         if (!nic->isBrev)
 724                 mopt &= 0x7F;
 725
 726         outputf("3c90x: connectors present: ");
 727         c = 0;
 728         linktype = 0x0008;
 729         if (mopt & 0x01)
 730         {
 731                 outputf("  100Base-T4");
 732                 linktype = 0x0006;
 733         }
 734         if (mopt & 0x04)
 735         {
 736                 outputf("  100Base-FX");
 737                 linktype = 0x0005;
 738         }
 739         if (mopt & 0x10)
 740         {
 741                 outputf("  10Base-2");
 742                 linktype = 0x0003;
 743         }
 744         if (mopt & 0x20)
 745         {
 746                 outputf("  AUI");
 747                 linktype = 0x0001;
 748         }
 749         if (mopt & 0x40)
 750         {
 751                 outputf("  MII");
 752                 linktype = 0x0006;
 753         }
 754         if ((mopt & 0xA) == 0xA)
 755         {
 756                 outputf("  10Base-T / 100Base-TX");
 757                 linktype = 0x0008;
 758         } else if ((mopt & 0xA) == 0x2) {
 759                 outputf("  100Base-TX");
 760                 linktype = 0x0008;
 761         } else if ((mopt & 0xA) == 0x8) {
 762                 outputf("  10Base-T");
 763                 linktype = 0x0008;
 764         }
 765
 766         /** Determine transceiver type to use, depending on value stored in
 767          ** eeprom 0x16
 768          **/
 769         if (nic->isBrev && ((eeprom[0x16] & 0xFF00) == XCVR_MAGIC))
 770                 linktype = eeprom[0x16] & 0x000F;       /* User-defined */
 771         else if (linktype == 0x0009) {
 772                 if (nic->isBrev)
 773                         outputf("WARNING: MII External MAC Mode only supported on B-revision "
 774                                 "cards!!!!\nFalling Back to MII Mode\n");
 775                 linktype = 0x0006;
 776         }
 777
 778         /** enable DC converter for 10-Base-T **/
 779         if (linktype == 0x0003)
 780                 _issue_command(nic, cmdEnableDcConverter, 0);
 781
 782         /** Set the link to the type we just determined. **/
 783         _set_window(nic, winTxRxOptions3);
 784         cfg = inl(nic->ioaddr + regInternalConfig_3_l);
 785         cfg &= ~(0xF<<20);
 786         cfg |= (linktype<<20);
 787         outl(nic->ioaddr + regInternalConfig_3_l, cfg);
 788
 789         /* Reset and turn on the transmit engine. */
 790         _issue_command(nic, cmdTxReset, 0);
 791         if (!nic->isBrev)
 792                 _outb(0x01, nic->ioaddr + regTxFreeThresh_b);
 793         _issue_command(nic, cmdTxEnable, 0);
 794
 795         /* Reset and turn on the receive engine. */
 796         _issue_command(nic, cmdRxReset, nic->isBrev ? 0x04 : 0x00);
 797         _issue_command(nic, cmdSetRxFilter, 0x01 + 0x02 + 0x04);        /* Individual, multicast, broadcast */
 798         _recv_prepare(nic);                                     /* Set up the ring buffer... */
 799         _issue_command(nic, cmdRxEnable, 0);    /* ... and light it up. */
 800
 801         /* Turn on interrupts, and ack any that are hanging out. */
 802         _issue_command(nic, cmdSetInterruptEnable, 0);
 803         _issue_command(nic, cmdSetIndicationEnable, 0x0014);
 804         _issue_command(nic, cmdAcknowledgeInterrupt, 0x661);
 805
 806         /* Register with lwIP. */
 807         nic->nic.recv = _recv;
 808         nic->nic.transmit = _transmit;
 809         eth_register(&(nic->nic));
 810
 811         return 1;
 812 }
 813
 814 static struct pci_id _pci_ids[] = {
 815         /* Original 90x revisions: */
 816         PCI_ROM(0x10b7, 0x6055, "3c556",         "3C556"),              /* Huricane */
 817         PCI_ROM(0x10b7, 0x9000, "3c905-tpo",     "3Com900-TPO"),        /* 10 Base TPO */
 818         PCI_ROM(0x10b7, 0x9001, "3c905-t4",      "3Com900-Combo"),      /* 10/100 T4 */
 819         PCI_ROM(0x10b7, 0x9050, "3c905-tpo100",  "3Com905-TX"),         /* 100 Base TX / 10/100 TPO */
 820         PCI_ROM(0x10b7, 0x9051, "3c905-combo",   "3Com905-T4"),         /* 100 Base T4 / 10 Base Combo */
 821         /* Newer 90xB revisions: */
 822         PCI_ROM(0x10b7, 0x9004, "3c905b-tpo",    "3Com900B-TPO"),       /* 10 Base TPO */
 823         PCI_ROM(0x10b7, 0x9005, "3c905b-combo",  "3Com900B-Combo"),     /* 10 Base Combo */
 824         PCI_ROM(0x10b7, 0x9006, "3c905b-tpb2",   "3Com900B-2/T"),       /* 10 Base TP and Base2 */
 825         PCI_ROM(0x10b7, 0x900a, "3c905b-fl",     "3Com900B-FL"),        /* 10 Base FL */
 826         PCI_ROM(0x10b7, 0x9055, "3c905b-tpo100", "3Com905B-TX"),        /* 10/100 TPO */
 827         PCI_ROM(0x10b7, 0x9056, "3c905b-t4",     "3Com905B-T4"),        /* 10/100 T4 */
 828         PCI_ROM(0x10b7, 0x9058, "3c905b-9058",   "3Com905B-9058"),      /* Cyclone 10/100/BNC */
 829         PCI_ROM(0x10b7, 0x905a, "3c905b-fx",     "3Com905B-FL"),        /* 100 Base FX / 10 Base FX */
 830         /* Newer 90xC revision: */
 831         PCI_ROM(0x10b7, 0x9200, "3c905c-tpo",    "3Com905C-TXM"),       /* 10/100 TPO (3C905C-TXM) */
 832         PCI_ROM(0x10b7, 0x9202, "3c920b-emb-ati", "3c920B-EMB-WNM (ATI Radeon 9100 IGP)"),      /* 3c920B-EMB-WNM (ATI Radeon 9100 IGP) */
 833         PCI_ROM(0x10b7, 0x9210, "3c920b-emb-wnm","3Com20B-EMB WNM"),
 834         PCI_ROM(0x10b7, 0x9800, "3c980",         "3Com980-Cyclone"),    /* Cyclone */
 835         PCI_ROM(0x10b7, 0x9805, "3c9805",        "3Com9805"),           /* Dual Port Server Cyclone */
 836         PCI_ROM(0x10b7, 0x7646, "3csoho100-tx",  "3CSOHO100-TX"),       /* Hurricane */
 837         PCI_ROM(0x10b7, 0x4500, "3c450",         "3Com450 HomePNA Tornado"),
 838         PCI_ROM(0x10b7, 0x1201, "3c982a",        "3Com982A"),
 839         PCI_ROM(0x10b7, 0x1202, "3c982b",        "3Com982B"),
 840 };
 841
 842 struct pci_driver a3c90x_driver = {
 843         .name     = "3c90x",
 844         .probe    = _probe,
 845         .ids      = _pci_ids,
 846         .id_count = sizeof(_pci_ids)/sizeof(_pci_ids[0]),
 847 };