add comment and sim build rule

[mandelfpga.git] / Main.v

diff --git a/Main.v b/Main.v
index 6f8c9389df300af7be4b33d3578b382a0e4e3a4f..aa3d861f252c7f39c95163545fcf90d3ab20da91 100644 (file)
--- a/Main.v
+++ b/Main.v
@@ -12,7 +12,7 @@
 `define YRES 480
 `define WHIRRRRR 47
 
-`define TOPBIT 12
+`define TOPBIT 13
 
 module SyncGen(
        input pixclk,
@@ -73,19 +73,22 @@ module NaiveMultiplier(
        always @(posedge clk)
        begin
                {ovf,out} <=
-                       (((y[12] ? (x       ) : 0)   +
-                         (y[11] ? (x[`TOPBIT:1]) : 0)   +
-                         (y[10] ? (x[`TOPBIT:2]) : 0))  +
-                       (((y[9]  ? (x[`TOPBIT:3]) : 0)   +
-                         (y[8]  ? (x[`TOPBIT:4]) : 0))  +
-                        ((y[7]  ? (x[`TOPBIT:5]) : 0)   +
-                         (y[6]  ? (x[`TOPBIT:6]) : 0))))+
-                       (((y[5]  ? (x[`TOPBIT:7]) : 0)   +
-                         (y[4]  ? (x[`TOPBIT:8]) : 0)   +
-                         (y[3]  ? (x[`TOPBIT:9]) : 0))  +
-                        ((y[2]  ? (x[`TOPBIT:10]): 0)   +
-                         (y[1]  ? (x[`TOPBIT:11]): 0)   +
-                         (y[0]  ? (x[`TOPBIT]): 0)));
+                      ((((0)                            + // 15
+                         (0))                           + // 14
+                        ((y[13] ? (x           ) : 0)   +
+                         (y[12] ? (x[`TOPBIT:1]) : 0))) +
+                       (((y[11] ? (x[`TOPBIT:2]) : 0)   +
+                         (y[10] ? (x[`TOPBIT:3]) : 0))  +
+                        ((y[9]  ? (x[`TOPBIT:4]) : 0)   +
+                         (y[8]  ? (x[`TOPBIT:5]) : 0))))+
+                      ((((y[7]  ? (x[`TOPBIT:6]) : 0)   +
+                         (y[6]  ? (x[`TOPBIT:7]) : 0))  +
+                        ((y[5]  ? (x[`TOPBIT:8]) : 0)   +
+                         (y[4]  ? (x[`TOPBIT:9]) : 0))) +
+                       (((y[3]  ? (x[`TOPBIT:10]): 0)   +
+                         (y[2]  ? (x[`TOPBIT:11]): 0))  +
+                        ((y[1]  ? (x[`TOPBIT:12]): 0)   +
+                         (y[0]  ? (x[`TOPBIT])   : 0))));
                sign <= xsign ^ ysign;
        end