net/3c90x.c

   1 /*
   2  * 3c90x.c -- This file implements the 3c90x driver for etherboot.  Written
   3  * by Greg Beeley, Greg.Beeley@LightSys.org.  Modified by Steve Smith,
   4  * Steve.Smith@Juno.Com. Alignment bug fix Neil Newell (nn@icenoir.net).
   5  *
   6  * This program Copyright (C) 1999 LightSys Technology Services, Inc.
   7  * Portions Copyright (C) 1999 Steve Smith
   8  *
   9  * This program may be re-distributed in source or binary form, modified,
  10  * sold, or copied for any purpose, provided that the above copyright message
  11  * and this text are included with all source copies or derivative works, and
  12  * provided that the above copyright message and this text are included in the
  13  * documentation of any binary-only distributions.  This program is distributed
  14  * WITHOUT ANY WARRANTY, without even the warranty of FITNESS FOR A PARTICULAR
  15  * PURPOSE or MERCHANTABILITY.  Please read the associated documentation
  16  * "3c90x.txt" before compiling and using this driver.
  17  *
  18  * --------
  19  *
  20  * Program written with the assistance of the 3com documentation for
  21  * the 3c905B-TX card, as well as with some assistance from the 3c59x
  22  * driver Donald Becker wrote for the Linux kernel, and with some assistance
  23  * from the remainder of the Etherboot distribution.
  24  *
  25  * REVISION HISTORY:
  26  *
  27  * v0.10        1-26-1998       GRB     Initial implementation.
  28  * v0.90        1-27-1998       GRB     System works.
  29  * v1.00pre1    2-11-1998       GRB     Got prom boot issue fixed.
  30  * v2.0         9-24-1999       SCS     Modified for 3c905 (from 3c905b code)
  31  *                                      Re-wrote poll and transmit for
  32  *                                      better error recovery and heavy
  33  *                                      network traffic operation
  34  * v2.01    5-26-2003 NN Fixed driver alignment issue which
  35  *                  caused system lockups if driver structures
  36  *                  not 8-byte aligned.
  37  *
  38  */
  39
  40 #include "etherboot-compat.h"
  41 #include "net.h"
  42 #include <timer.h>
  43 #include <io.h>
  44 #include <pci.h>
  45 #include <pci-bother.h>
  46 #include <minilib.h>
  47 #include <output.h>
  48 #include <paging.h>
  49
  50 #define XCVR_MAGIC      (0x5A00)
  51 /** any single transmission fails after 16 collisions or other errors
  52  ** this is the number of times to retry the transmission -- this should
  53  ** be plenty
  54  **/
  55 #define XMIT_RETRIES    5
  56
  57 /*** Register definitions for the 3c905 ***/
  58 enum Registers
  59     {
  60     regPowerMgmtCtrl_w = 0x7c,        /** 905B Revision Only                 **/
  61     regUpMaxBurst_w = 0x7a,           /** 905B Revision Only                 **/
  62     regDnMaxBurst_w = 0x78,           /** 905B Revision Only                 **/
  63     regDebugControl_w = 0x74,         /** 905B Revision Only                 **/
  64     regDebugData_l = 0x70,            /** 905B Revision Only                 **/
  65     regRealTimeCnt_l = 0x40,          /** Universal                          **/
  66     regUpBurstThresh_b = 0x3e,        /** 905B Revision Only                 **/
  67     regUpPoll_b = 0x3d,               /** 905B Revision Only                 **/
  68     regUpPriorityThresh_b = 0x3c,     /** 905B Revision Only                 **/
  69     regUpListPtr_l = 0x38,            /** Universal                          **/
  70     regCountdown_w = 0x36,            /** Universal                          **/
  71     regFreeTimer_w = 0x34,            /** Universal                          **/
  72     regUpPktStatus_l = 0x30,          /** Universal with Exception, pg 130   **/
  73     regTxFreeThresh_b = 0x2f,         /** 90X Revision Only                  **/
  74     regDnPoll_b = 0x2d,               /** 905B Revision Only                 **/
  75     regDnPriorityThresh_b = 0x2c,     /** 905B Revision Only                 **/
  76     regDnBurstThresh_b = 0x2a,        /** 905B Revision Only                 **/
  77     regDnListPtr_l = 0x24,            /** Universal with Exception, pg 107   **/
  78     regDmaCtrl_l = 0x20,              /** Universal with Exception, pg 106   **/
  79                                       /**                                    **/
  80     regIntStatusAuto_w = 0x1e,        /** 905B Revision Only                 **/
  81     regTxStatus_b = 0x1b,             /** Universal with Exception, pg 113   **/
  82     regTimer_b = 0x1a,                /** Universal                          **/
  83     regTxPktId_b = 0x18,              /** 905B Revision Only                 **/
  84     regCommandIntStatus_w = 0x0e,     /** Universal (Command Variations)     **/
  85     };
  86
  87 /** following are windowed registers **/
  88 enum Registers7
  89     {
  90     regPowerMgmtEvent_7_w = 0x0c,     /** 905B Revision Only                 **/
  91     regVlanEtherType_7_w = 0x04,      /** 905B Revision Only                 **/
  92     regVlanMask_7_w = 0x00,           /** 905B Revision Only                 **/
  93     };
  94
  95 enum Registers6
  96     {
  97     regBytesXmittedOk_6_w = 0x0c,     /** Universal                          **/
  98     regBytesRcvdOk_6_w = 0x0a,        /** Universal                          **/
  99     regUpperFramesOk_6_b = 0x09,      /** Universal                          **/
 100     regFramesDeferred_6_b = 0x08,     /** Universal                          **/
 101     regFramesRecdOk_6_b = 0x07,       /** Universal with Exceptions, pg 142  **/
 102     regFramesXmittedOk_6_b = 0x06,    /** Universal                          **/
 103     regRxOverruns_6_b = 0x05,         /** Universal                          **/
 104     regLateCollisions_6_b = 0x04,     /** Universal                          **/
 105     regSingleCollisions_6_b = 0x03,   /** Universal                          **/
 106     regMultipleCollisions_6_b = 0x02, /** Universal                          **/
 107     regSqeErrors_6_b = 0x01,          /** Universal                          **/
 108     regCarrierLost_6_b = 0x00,        /** Universal                          **/
 109     };
 110
 111 enum Registers5
 112     {
 113     regIndicationEnable_5_w = 0x0c,   /** Universal                          **/
 114     regInterruptEnable_5_w = 0x0a,    /** Universal                          **/
 115     regTxReclaimThresh_5_b = 0x09,    /** 905B Revision Only                 **/
 116     regRxFilter_5_b = 0x08,           /** Universal                          **/
 117     regRxEarlyThresh_5_w = 0x06,      /** Universal                          **/
 118     regTxStartThresh_5_w = 0x00,      /** Universal                          **/
 119     };
 120
 121 enum Registers4
 122     {
 123     regUpperBytesOk_4_b = 0x0d,       /** Universal                          **/
 124     regBadSSD_4_b = 0x0c,             /** Universal                          **/
 125     regMediaStatus_4_w = 0x0a,        /** Universal with Exceptions, pg 201  **/
 126     regPhysicalMgmt_4_w = 0x08,       /** Universal                          **/
 127     regNetworkDiagnostic_4_w = 0x06,  /** Universal with Exceptions, pg 203  **/
 128     regFifoDiagnostic_4_w = 0x04,     /** Universal with Exceptions, pg 196  **/
 129     regVcoDiagnostic_4_w = 0x02,      /** Undocumented?                      **/
 130     };
 131
 132 enum Registers3
 133     {
 134     regTxFree_3_w = 0x0c,             /** Universal                          **/
 135     regRxFree_3_w = 0x0a,             /** Universal with Exceptions, pg 125  **/
 136     regResetMediaOptions_3_w = 0x08,  /** Media Options on B Revision,       **/
 137                                       /** Reset Options on Non-B Revision    **/
 138     regMacControl_3_w = 0x06,         /** Universal with Exceptions, pg 199  **/
 139     regMaxPktSize_3_w = 0x04,         /** 905B Revision Only                 **/
 140     regInternalConfig_3_l = 0x00,     /** Universal, different bit           **/
 141                                       /** definitions, pg 59                 **/
 142     };
 143
 144 enum Registers2
 145     {
 146     regResetOptions_2_w = 0x0c,       /** 905B Revision Only                 **/
 147     regStationMask_2_3w = 0x06,       /** Universal with Exceptions, pg 127  **/
 148     regStationAddress_2_3w = 0x00,    /** Universal with Exceptions, pg 127  **/
 149     };
 150
 151 enum Registers1
 152     {
 153     regRxStatus_1_w = 0x0a,           /** 90X Revision Only, Pg 126          **/
 154     };
 155
 156 enum Registers0
 157     {
 158     regEepromData_0_w = 0x0c,         /** Universal                          **/
 159     regEepromCommand_0_w = 0x0a,      /** Universal                          **/
 160     regBiosRomData_0_b = 0x08,        /** 905B Revision Only                 **/
 161     regBiosRomAddr_0_l = 0x04,        /** 905B Revision Only                 **/
 162     };
 163
 164
 165 /*** The names for the eight register windows ***/
 166 enum Windows
 167     {
 168     winPowerVlan7 = 0x07,
 169     winStatistics6 = 0x06,
 170     winTxRxControl5 = 0x05,
 171     winDiagnostics4 = 0x04,
 172     winTxRxOptions3 = 0x03,
 173     winAddressing2 = 0x02,
 174     winUnused1 = 0x01,
 175     winEepromBios0 = 0x00,
 176     };
 177
 178
 179 /*** Command definitions for the 3c90X ***/
 180 enum Commands
 181     {
 182     cmdGlobalReset = 0x00,             /** Universal with Exceptions, pg 151 **/
 183     cmdSelectRegisterWindow = 0x01,    /** Universal                         **/
 184     cmdEnableDcConverter = 0x02,       /**                                   **/
 185     cmdRxDisable = 0x03,               /**                                   **/
 186     cmdRxEnable = 0x04,                /** Universal                         **/
 187     cmdRxReset = 0x05,                 /** Universal                         **/
 188     cmdStallCtl = 0x06,                /** Universal                         **/
 189     cmdTxEnable = 0x09,                /** Universal                         **/
 190     cmdTxDisable = 0x0A,               /**                                   **/
 191     cmdTxReset = 0x0B,                 /** Universal                         **/
 192     cmdRequestInterrupt = 0x0C,        /**                                   **/
 193     cmdAcknowledgeInterrupt = 0x0D,    /** Universal                         **/
 194     cmdSetInterruptEnable = 0x0E,      /** Universal                         **/
 195     cmdSetIndicationEnable = 0x0F,     /** Universal                         **/
 196     cmdSetRxFilter = 0x10,             /** Universal                         **/
 197     cmdSetRxEarlyThresh = 0x11,        /**                                   **/
 198     cmdSetTxStartThresh = 0x13,        /**                                   **/
 199     cmdStatisticsEnable = 0x15,        /**                                   **/
 200     cmdStatisticsDisable = 0x16,       /**                                   **/
 201     cmdDisableDcConverter = 0x17,      /**                                   **/
 202     cmdSetTxReclaimThresh = 0x18,      /**                                   **/
 203     cmdSetHashFilterBit = 0x19,        /**                                   **/
 204     };
 205
 206
 207 /*** Values for int status register bitmask **/
 208 #define INT_INTERRUPTLATCH      (1<<0)
 209 #define INT_HOSTERROR           (1<<1)
 210 #define INT_TXCOMPLETE          (1<<2)
 211 #define INT_RXCOMPLETE          (1<<4)
 212 #define INT_RXEARLY             (1<<5)
 213 #define INT_INTREQUESTED        (1<<6)
 214 #define INT_UPDATESTATS         (1<<7)
 215 #define INT_LINKEVENT           (1<<8)
 216 #define INT_DNCOMPLETE          (1<<9)
 217 #define INT_UPCOMPLETE          (1<<10)
 218 #define INT_CMDINPROGRESS       (1<<12)
 219 #define INT_WINDOWNUMBER        (7<<13)
 220
 221 /* These structures are all 64-bit aligned, as needed for bus-mastering I/O. */
 222 typedef struct {
 223         unsigned int addr;
 224         unsigned int len;
 225 } segment_t __attribute__ ((aligned(8)));
 226
 227 typedef struct {
 228         unsigned int next;
 229         unsigned int hdr;
 230         segment_t segments[64 /* XXX magic */];
 231 } txdesc_t __attribute__ ((aligned(8)));
 232
 233 /*** RX descriptor ***/
 234 typedef struct {
 235         unsigned int    next;
 236         unsigned int    status;
 237         segment_t segments[64];
 238 } rxdesc_t __attribute__ ((aligned(8)));
 239
 240 /*** Global variables ***/
 241 static struct
 242     {
 243     unsigned int        is3c556;
 244     unsigned char       isBrev;
 245     unsigned char       CurrentWindow;
 246     unsigned int        IOAddr;
 247     unsigned char       HWAddr[ETH_ALEN];
 248     }
 249     INF_3C90X;
 250
 251 static struct nic nic;
 252 static txdesc_t txdesc;
 253 static rxdesc_t rxdesc;
 254 static struct pbuf *currecv;
 255
 256
 257 #define _outl(v,a) outl((a),(v))
 258 #define _outw(v,a) outw((a),(v))
 259 #define _outb(v,a) outb((a),(v))
 260
 261 static int _issue_command(int ioaddr, int cmd, int param)
 262 {
 263         outw(ioaddr + regCommandIntStatus_w, (cmd << 11) | param);
 264
 265         while (inw(ioaddr + regCommandIntStatus_w) & INT_CMDINPROGRESS)
 266                 ;
 267
 268         return 0;
 269 }
 270
 271
 272 /*** a3c90x_internal_SetWindow: selects a register window set.
 273  ***/
 274 static int _set_window(int ioaddr, int window)
 275 {
 276         if (INF_3C90X.CurrentWindow == window)
 277                 return 0;
 278
 279         _issue_command(ioaddr, cmdSelectRegisterWindow, window);
 280         INF_3C90X.CurrentWindow = window;
 281
 282         return 0;
 283 }
 284
 285
 286 /*** a3c90x_internal_ReadEeprom - read data from the serial eeprom.
 287  ***/
 288 static unsigned short
 289 a3c90x_internal_ReadEeprom(int ioaddr, int address)
 290 {
 291         unsigned short val;
 292
 293         /** Select correct window **/
 294         _set_window(INF_3C90X.IOAddr, winEepromBios0);
 295
 296         /** Make sure the eeprom isn't busy **/
 297         do
 298         {
 299                 int i;
 300                 for (i = 0; i < 165; i++)
 301                         inb(0x80);      /* wait 165 usec */
 302         }
 303         while(0x8000 & inw(ioaddr + regEepromCommand_0_w));
 304
 305         /** Read the value. **/
 306         if (INF_3C90X.is3c556)
 307                 _outw(address + (0x230), ioaddr + regEepromCommand_0_w);
 308         else
 309                 _outw(address + 0x80, ioaddr + regEepromCommand_0_w);
 310
 311         do
 312         {
 313                 int i;
 314                 for (i = 0; i < 165; i++)
 315                         inb(0x80);      /* wait 165 usec */
 316         }
 317         while(0x8000 & inw(ioaddr + regEepromCommand_0_w));
 318         val = inw(ioaddr + regEepromData_0_w);
 319
 320         return val;
 321 }
 322
 323
 324 #ifdef  CFG_3C90X_BOOTROM_FIX
 325 /*** a3c90x_internal_WriteEepromWord - write a physical word of
 326  *** data to the onboard serial eeprom (not the BIOS prom, but the
 327  *** nvram in the card that stores, among other things, the MAC
 328  *** address).
 329  ***/
 330 static int
 331 a3c90x_internal_WriteEepromWord(int ioaddr, int address, unsigned short value)
 332     {
 333         /** Select register window **/
 334         _set_window(ioaddr, winEepromBios0);
 335
 336         /** Verify Eeprom not busy **/
 337         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 338
 339         /** Issue WriteEnable, and wait for completion. **/
 340         _outw(0x30, ioaddr + regEepromCommand_0_w);
 341         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 342
 343         /** Issue EraseRegister, and wait for completion. **/
 344         _outw(address + ((0x03)<<6), ioaddr + regEepromCommand_0_w);
 345         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 346
 347         /** Send the new data to the eeprom, and wait for completion. **/
 348         _outw(value, ioaddr + regEepromData_0_w);
 349         _outw(0x30, ioaddr + regEepromCommand_0_w);
 350         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 351
 352         /** Burn the new data into the eeprom, and wait for completion. **/
 353         _outw(address + ((0x01)<<6), ioaddr + regEepromCommand_0_w);
 354         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 355
 356     return 0;
 357     }
 358 #endif
 359
 360 #ifdef  CFG_3C90X_BOOTROM_FIX
 361 /*** a3c90x_internal_WriteEeprom - write data to the serial eeprom,
 362  *** and re-compute the eeprom checksum.
 363  ***/
 364 static int
 365 a3c90x_internal_WriteEeprom(int ioaddr, int address, unsigned short value)
 366     {
 367     int cksum = 0,v;
 368     int i;
 369     int maxAddress, cksumAddress;
 370
 371         if (INF_3C90X.isBrev)
 372             {
 373             maxAddress=0x1f;
 374             cksumAddress=0x20;
 375             }
 376         else
 377             {
 378             maxAddress=0x16;
 379             cksumAddress=0x17;
 380             }
 381
 382         /** Write the value. **/
 383         if (a3c90x_internal_WriteEepromWord(ioaddr, address, value) == -1)
 384             return -1;
 385
 386         /** Recompute the checksum. **/
 387         for(i=0;i<=maxAddress;i++)
 388             {
 389             v = a3c90x_internal_ReadEeprom(ioaddr, i);
 390             cksum ^= (v & 0xFF);
 391             cksum ^= ((v>>8) & 0xFF);
 392             }
 393         /** Write the checksum to the location in the eeprom **/
 394         if (a3c90x_internal_WriteEepromWord(ioaddr, cksumAddress, cksum) == -1)
 395             return -1;
 396
 397     return 0;
 398     }
 399 #endif
 400
 401 /*** a3c90x_reset: exported function that resets the card to its default
 402  *** state.  This is so the Linux driver can re-set the card up the way
 403  *** it wants to.  If CFG_3C90X_PRESERVE_XCVR is defined, then the reset will
 404  *** not alter the selected transceiver that we used to download the boot
 405  *** image.
 406  ***/
 407 static void a3c90x_reset(void)
 408     {
 409     /** Send the reset command to the card **/
 410     outputf("3c90x: issuing RESET");
 411     _issue_command(INF_3C90X.IOAddr, cmdGlobalReset, 0);
 412
 413     /** global reset command resets station mask, non-B revision cards
 414      ** require explicit reset of values
 415      **/
 416     _set_window(INF_3C90X.IOAddr, winAddressing2);
 417     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+0);
 418     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+2);
 419     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+4);
 420
 421     /** Issue transmit reset, wait for command completion **/
 422     _issue_command(INF_3C90X.IOAddr, cmdTxReset, 0);
 423     if (! INF_3C90X.isBrev)
 424         _outb(0x01, INF_3C90X.IOAddr + regTxFreeThresh_b);
 425     _issue_command(INF_3C90X.IOAddr, cmdTxEnable, 0);
 426
 427     /**
 428      ** reset of the receiver on B-revision cards re-negotiates the link
 429      ** takes several seconds (a computer eternity)
 430      **/
 431     if (INF_3C90X.isBrev)
 432         _issue_command(INF_3C90X.IOAddr, cmdRxReset, 0x04);
 433     else
 434         _issue_command(INF_3C90X.IOAddr, cmdRxReset, 0x00);
 435     while (inw(INF_3C90X.IOAddr + regCommandIntStatus_w) & INT_CMDINPROGRESS)
 436        ;
 437     _issue_command(INF_3C90X.IOAddr, cmdRxEnable, 0);
 438
 439     _issue_command(INF_3C90X.IOAddr, cmdSetInterruptEnable, 0);
 440     /** enable rxComplete and txComplete **/
 441     _issue_command(INF_3C90X.IOAddr, cmdSetIndicationEnable, 0x0014);
 442     /** acknowledge any pending status flags **/
 443     _issue_command(INF_3C90X.IOAddr, cmdAcknowledgeInterrupt, 0x661);
 444
 445     return;
 446     }
 447
 448
 449
 450 /*** a3c90x_transmit: exported function that transmits a packet.  Does not
 451  *** return any particular status.  Parameters are:
 452  *** dest_addr[6] - destination address, ethernet;
 453  *** proto - protocol type (ARP, IP, etc);
 454  *** size - size of the non-header part of the packet that needs transmitted;
 455  *** pkt - the pointer to the packet data itself.
 456  ***/
 457 static void
 458 a3c90x_transmit(struct pbuf *p)
 459 {
 460         unsigned char status;
 461         static struct pbuf *oldpbuf = NULL;
 462         unsigned int n, len;
 463
 464         if (oldpbuf)
 465         {
 466                 while (!(inw(INF_3C90X.IOAddr + regCommandIntStatus_w) & INT_TXCOMPLETE) && oneshot_running())
 467                         ;
 468                 if (!(inw(INF_3C90X.IOAddr + regCommandIntStatus_w) & INT_TXCOMPLETE))
 469                 {
 470                         outputf("3c90x: tx timeout? txstat %02x", inb(INF_3C90X.IOAddr + regTxStatus_b));
 471                         outputf("3c90x: Gen sts %04x", inw(INF_3C90X.IOAddr + regCommandIntStatus_w));
 472                 }
 473                 status = inb(INF_3C90X.IOAddr + regTxStatus_b);
 474                 outb(INF_3C90X.IOAddr + regTxStatus_b, 0x00);
 475                 pbuf_free(oldpbuf);
 476                 oldpbuf = NULL;
 477         }
 478
 479         _issue_command(INF_3C90X.IOAddr, cmdStallCtl, 2 /* Stall download */);
 480
 481         /** Setup the DPD (download descriptor) **/
 482         txdesc.next = 0;
 483         len = 0;
 484         n = 0;
 485         oldpbuf = p;
 486         for (; p; p = p->next)
 487         {
 488                 txdesc.segments[n].addr = v2p(p->payload);
 489                 txdesc.segments[n].len = p->len | (p->next ? 0 : (1 << 31));
 490                 len += p->len;
 491                 pbuf_ref(p);
 492                 n++;
 493         }
 494         /** set notification for transmission completion (bit 15) **/
 495         txdesc.hdr = (len) | 0x8000;
 496
 497         outputf("3c90x: Sending %d byte %d seg packet", len, n);
 498
 499         /** Send the packet **/
 500         outl(INF_3C90X.IOAddr + regDnListPtr_l, v2p(&txdesc));
 501         _issue_command(INF_3C90X.IOAddr, cmdStallCtl, 3 /* Unstall download */);
 502
 503         oneshot_start_ms(10);
 504         while((inl(INF_3C90X.IOAddr + regDnListPtr_l) != 0) && oneshot_running())
 505                 ;
 506         if (!oneshot_running())
 507         {
 508                 outputf("3c90x: Download engine pointer timeout");
 509                 return;
 510         }
 511
 512 #if 0
 513         /** successful completion (sans "interrupt Requested" bit) **/
 514         if ((status & 0xbf) == 0x80)
 515                 return;
 516
 517         outputf("3c90x: Status (%hhX)", status);
 518         /** check error codes **/
 519         if (status & 0x02)
 520         {
 521                 outputf("3c90x: Tx Reclaim Error (%hhX)", status);
 522                 a3c90x_reset();
 523         } else if (status & 0x04) {
 524                 outputf("3c90x: Tx Status Overflow (%hhX)", status);
 525                 for (i=0; i<32; i++)
 526                         _outb(0x00, INF_3C90X.IOAddr + regTxStatus_b);
 527                 /** must re-enable after max collisions before re-issuing tx **/
 528                 _issue_command(INF_3C90X.IOAddr, cmdTxEnable, 0);
 529         } else if (status & 0x08) {
 530                 outputf("3c90x: Tx Max Collisions (%hhX)", status);
 531                 /** must re-enable after max collisions before re-issuing tx **/
 532                 _issue_command(INF_3C90X.IOAddr, cmdTxEnable, 0);
 533         } else if (status & 0x10) {
 534                 outputf("3c90x: Tx Underrun (%hhX)", status);
 535                 a3c90x_reset();
 536         } else if (status & 0x20) {
 537                 outputf("3c90x: Tx Jabber (%hhX)", status);
 538                 a3c90x_reset();
 539         } else if ((status & 0x80) != 0x80) {
 540                 outputf("3c90x: Internal Error - Incomplete Transmission (%hhX)", status);
 541                 a3c90x_reset();
 542         }
 543 #endif
 544 }
 545
 546 /* _setup_recv allocates and sets a pbuf from lwIP as the active receive
 547  * packet chain for the 3c90x.  The 3c90x must not be trying to receive
 548  * when _setup_recv is being called.
 549  */
 550 static void _setup_recv(struct nic *nic)
 551 {
 552         struct pbuf *p, *q;
 553         int i;
 554
 555         rxdesc.status = 0;      /* Clear it out in the very beginning. */
 556
 557         p = pbuf_alloc(PBUF_RAW, 1536 /* XXX magic Max len */, PBUF_POOL);
 558         if (!p)
 559         {
 560                 outputf("3c90x: out of memory for packet?");
 561                 currecv = p;
 562                 return;
 563         }
 564
 565         rxdesc.next = 0;
 566         rxdesc.status = 0;
 567         for (i = 0, q = p; q; q = q->next, i++)
 568         {
 569                 rxdesc.segments[i].addr = v2p(q->payload);
 570                 rxdesc.segments[i].len = q->len | (q->next ? 0 : (1 << 31));
 571         }
 572
 573         outl(INF_3C90X.IOAddr + regUpListPtr_l, v2p(&rxdesc));
 574
 575         currecv = p;
 576 }
 577
 578 /*** a3c90x_poll: exported routine that waits for a certain length of time
 579  *** for a packet, and if it sees none, returns 0.  This routine should
 580  *** copy the packet to nic->packet if it gets a packet and set the size
 581  *** in nic->packetlen.  Return 1 if a packet was found.
 582  ***/
 583 static struct pbuf * a3c90x_poll(struct nic *nic)
 584 {
 585         int errcode;
 586         struct pbuf *p;
 587
 588         if (!currecv)
 589                 _setup_recv(nic);
 590
 591         /* Nothing to do? */
 592         if ((rxdesc.status & ((1<<14) | (1<<15))) == 0)
 593                 return NULL;
 594
 595         p = currecv;
 596
 597         /** Check for Error (else we have good packet) **/
 598         if (rxdesc.status & (1<<14))
 599         {
 600                 errcode = rxdesc.status;
 601                 if (errcode & (1<<16))
 602                         outputf("3C90X: Rx Overrun (%hX)",errcode>>16);
 603                 else if (errcode & (1<<17))
 604                         outputf("3C90X: Runt Frame (%hX)",errcode>>16);
 605                 else if (errcode & (1<<18))
 606                         outputf("3C90X: Alignment Error (%hX)",errcode>>16);
 607                 else if (errcode & (1<<19))
 608                         outputf("3C90X: CRC Error (%hX)",errcode>>16);
 609                 else if (errcode & (1<<20))
 610                         outputf("3C90X: Oversized Frame (%hX)",errcode>>16);
 611                 else
 612                         outputf("3C90X: Packet error (%hX)",errcode>>16);
 613
 614                 pbuf_free(p);           /* Bounce the old one before setting it up again. */
 615                 _setup_recv(nic);
 616                 return NULL;
 617         }
 618
 619         pbuf_realloc(p, rxdesc.status & 0x1FFF);        /* Resize the packet to how large it actually is. */
 620         _setup_recv(nic);       /* ..and light the NIC up again. */
 621
 622         return p;
 623 }
 624
 625 /*** a3c90x_disable: exported routine to disable the card.  What's this for?
 626  *** the eepro100.c driver didn't have one, so I just left this one empty too.
 627  *** Ideas anyone?
 628  *** Must turn off receiver at least so stray packets will not corrupt memory
 629  *** [Ken]
 630  ***/
 631 void a3c90x_disable(struct dev *dev)
 632 {
 633         /* reset and disable merge */
 634         a3c90x_reset();
 635         /* Disable the receiver and transmitter. */
 636         _outw(cmdRxDisable, INF_3C90X.IOAddr + regCommandIntStatus_w);
 637         _outw(cmdTxDisable, INF_3C90X.IOAddr + regCommandIntStatus_w);
 638 }
 639
 640
 641 /*** a3c90x_probe: exported routine to probe for the 3c905 card and perform
 642  *** initialization.  If this routine is called, the pci functions did find the
 643  *** card.  We just have to init it here.
 644  ***/
 645 static int a3c90x_probe(struct pci_dev * pci, void * data)
 646 {
 647     INF_3C90X.is3c556 = (pci->did == 0x6055);
 648
 649     int i, c;
 650     unsigned short eeprom[0x100];
 651     unsigned int cfg;
 652     unsigned int mopt;
 653     unsigned int mstat;
 654     unsigned short linktype;
 655 #define HWADDR_OFFSET   10
 656
 657     unsigned long ioaddr = 0;
 658     for (i = 0; i < 6; i++) {
 659         if (pci->bars[i].type == PCI_BAR_IO) {
 660             ioaddr = pci->bars[i].addr;
 661             break;
 662         }
 663     }
 664
 665     if (ioaddr == 0)
 666     {
 667         outputf("3c90x: Unable to find I/O address");
 668         return 0;
 669     }
 670
 671     /* Power it on */
 672     pci_write16(pci->bus, pci->dev, pci->fn, 0xE0,
 673         pci_read16(pci->bus, pci->dev, pci->fn, 0xE0) & ~0x3);
 674
 675     outputf("3c90x: Picked I/O address %04x", ioaddr);
 676     pci_bother_add(pci);
 677     nic.ioaddr = ioaddr & ~3;
 678     nic.irqno = 0;
 679
 680     INF_3C90X.IOAddr = ioaddr;
 681     INF_3C90X.CurrentWindow = 255;
 682     switch (a3c90x_internal_ReadEeprom(INF_3C90X.IOAddr, 0x03))
 683         {
 684         case 0x9000: /** 10 Base TPO             **/
 685         case 0x9001: /** 10/100 T4               **/
 686         case 0x9050: /** 10/100 TPO              **/
 687         case 0x9051: /** 10 Base Combo           **/
 688                 INF_3C90X.isBrev = 0;
 689                 break;
 690
 691         case 0x9004: /** 10 Base TPO             **/
 692         case 0x9005: /** 10 Base Combo           **/
 693         case 0x9006: /** 10 Base TPO and Base2   **/
 694         case 0x900A: /** 10 Base FL              **/
 695         case 0x9055: /** 10/100 TPO              **/
 696         case 0x9056: /** 10/100 T4               **/
 697         case 0x905A: /** 10 Base FX              **/
 698         default:
 699                 INF_3C90X.isBrev = 1;
 700                 break;
 701         }
 702
 703     /** Load the EEPROM contents **/
 704     if (INF_3C90X.isBrev)
 705         {
 706         for(i=0;i<=/*0x20*/0x7F;i++)
 707             {
 708             eeprom[i] = a3c90x_internal_ReadEeprom(INF_3C90X.IOAddr, i);
 709             }
 710
 711 #ifdef  CFG_3C90X_BOOTROM_FIX
 712         /** Set xcvrSelect in InternalConfig in eeprom. **/
 713         /* only necessary for 3c905b revision cards with boot PROM bug!!! */
 714         a3c90x_internal_WriteEeprom(INF_3C90X.IOAddr, 0x13, 0x0160);
 715 #endif
 716
 717 #ifdef  CFG_3C90X_XCVR
 718         if (CFG_3C90X_XCVR == 255)
 719             {
 720             /** Clear the LanWorks register **/
 721             a3c90x_internal_WriteEeprom(INF_3C90X.IOAddr, 0x16, 0);
 722             }
 723         else
 724             {
 725             /** Set the selected permanent-xcvrSelect in the
 726              ** LanWorks register
 727              **/
 728             a3c90x_internal_WriteEeprom(INF_3C90X.IOAddr, 0x16,
 729                             XCVR_MAGIC + ((CFG_3C90X_XCVR) & 0x000F));
 730             }
 731 #endif
 732         }
 733     else
 734         {
 735         for(i=0;i<=/*0x17*/0x7F;i++)
 736             {
 737             eeprom[i] = a3c90x_internal_ReadEeprom(INF_3C90X.IOAddr, i);
 738             }
 739         }
 740
 741     /** Print identification message **/
 742 #ifdef  CFG_3C90X_BOOTROM_FIX
 743     if (INF_3C90X.isBrev)
 744         {
 745         outputf("NOTE: 3c905b bootrom fix enabled; has side "
 746            "effects.  See 3c90x.txt for info.");
 747         }
 748 #endif
 749
 750     /** Retrieve the Hardware address and print it on the screen. **/
 751     INF_3C90X.HWAddr[0] = eeprom[HWADDR_OFFSET + 0]>>8;
 752     INF_3C90X.HWAddr[1] = eeprom[HWADDR_OFFSET + 0]&0xFF;
 753     INF_3C90X.HWAddr[2] = eeprom[HWADDR_OFFSET + 1]>>8;
 754     INF_3C90X.HWAddr[3] = eeprom[HWADDR_OFFSET + 1]&0xFF;
 755     INF_3C90X.HWAddr[4] = eeprom[HWADDR_OFFSET + 2]>>8;
 756     INF_3C90X.HWAddr[5] = eeprom[HWADDR_OFFSET + 2]&0xFF;
 757     outputf("MAC Address = %02x:%02x:%02x:%02x:%02x:%02x",
 758         INF_3C90X.HWAddr[0],
 759         INF_3C90X.HWAddr[1],
 760         INF_3C90X.HWAddr[2],
 761         INF_3C90X.HWAddr[3],
 762         INF_3C90X.HWAddr[4],
 763         INF_3C90X.HWAddr[5]);
 764
 765     /** 3C556: Invert MII power **/
 766     if (INF_3C90X.is3c556) {
 767         unsigned int tmp;
 768         _set_window(INF_3C90X.IOAddr, winAddressing2);
 769         tmp = inw(INF_3C90X.IOAddr + regResetOptions_2_w);
 770         tmp |= 0x4000;
 771         _outw(tmp, INF_3C90X.IOAddr + regResetOptions_2_w);
 772     }
 773
 774     /* Test if the link is good, if not continue */
 775     _set_window(INF_3C90X.IOAddr, winDiagnostics4);
 776     mstat = inw(INF_3C90X.IOAddr + regMediaStatus_4_w);
 777     if((mstat & (1<<11)) == 0) {
 778         outputf("Valid link not established");
 779         return 0;
 780     }
 781
 782     /** Program the MAC address into the station address registers **/
 783     _set_window(INF_3C90X.IOAddr, winAddressing2);
 784     _outw(htons(eeprom[HWADDR_OFFSET + 0]), INF_3C90X.IOAddr + regStationAddress_2_3w);
 785     _outw(htons(eeprom[HWADDR_OFFSET + 1]), INF_3C90X.IOAddr + regStationAddress_2_3w+2);
 786     _outw(htons(eeprom[HWADDR_OFFSET + 2]), INF_3C90X.IOAddr + regStationAddress_2_3w+4);
 787     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+0);
 788     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+2);
 789     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+4);
 790
 791     /** Fill in our entry in the etherboot arp table **/
 792 /* XXX ? for lwip?
 793     for(i=0;i<ETH_ALEN;i++)
 794         nic.node_addr[i] = (eeprom[HWADDR_OFFSET + i/2] >> (8*((i&1)^1))) & 0xff;
 795 */
 796
 797     /** Read the media options register, print a message and set default
 798      ** xcvr.
 799      **
 800      ** Uses Media Option command on B revision, Reset Option on non-B
 801      ** revision cards -- same register address
 802      **/
 803     _set_window(INF_3C90X.IOAddr, winTxRxOptions3);
 804     mopt = inw(INF_3C90X.IOAddr + regResetMediaOptions_3_w);
 805
 806     /** mask out VCO bit that is defined as 10baseFL bit on B-rev cards **/
 807     if (! INF_3C90X.isBrev)
 808         {
 809         mopt &= 0x7F;
 810         }
 811
 812     outputf("Connectors present: ");
 813     c = 0;
 814     linktype = 0x0008;
 815     if (mopt & 0x01)
 816         {
 817         outputf("  100Base-T4");
 818         linktype = 0x0006;
 819         }
 820     if (mopt & 0x04)
 821         {
 822         outputf("  100Base-FX");
 823         linktype = 0x0005;
 824         }
 825     if (mopt & 0x10)
 826         {
 827         outputf("  10Base-2");
 828         linktype = 0x0003;
 829         }
 830     if (mopt & 0x20)
 831         {
 832         outputf("  AUI");
 833         linktype = 0x0001;
 834         }
 835     if (mopt & 0x40)
 836         {
 837         outputf("  MII");
 838         linktype = 0x0006;
 839         }
 840     if ((mopt & 0xA) == 0xA)
 841         {
 842         outputf("  10Base-T / 100Base-TX");
 843         linktype = 0x0008;
 844         }
 845     else if ((mopt & 0xA) == 0x2)
 846         {
 847         outputf("  100Base-TX");
 848         linktype = 0x0008;
 849         }
 850     else if ((mopt & 0xA) == 0x8)
 851         {
 852         outputf("  10Base-T");
 853         linktype = 0x0008;
 854         }
 855
 856     /** Determine transceiver type to use, depending on value stored in
 857      ** eeprom 0x16
 858      **/
 859     if (INF_3C90X.isBrev)
 860         {
 861         if ((eeprom[0x16] & 0xFF00) == XCVR_MAGIC)
 862             {
 863             /** User-defined **/
 864             linktype = eeprom[0x16] & 0x000F;
 865             }
 866         }
 867     else
 868         {
 869 #ifdef  CFG_3C90X_XCVR
 870             if (CFG_3C90X_XCVR != 255)
 871                 linktype = CFG_3C90X_XCVR;
 872 #endif  /* CFG_3C90X_XCVR */
 873
 874             /** I don't know what MII MAC only mode is!!! **/
 875             if (linktype == 0x0009)
 876                 {
 877                 if (INF_3C90X.isBrev)
 878                         outputf("WARNING: MII External MAC Mode only supported on B-revision "
 879                                "cards!!!!\nFalling Back to MII Mode\n");
 880                 linktype = 0x0006;
 881                 }
 882         }
 883
 884     /** enable DC converter for 10-Base-T **/
 885     if (linktype == 0x0003)
 886         {
 887         _issue_command(INF_3C90X.IOAddr, cmdEnableDcConverter, 0);
 888         }
 889
 890     /** Set the link to the type we just determined. **/
 891     _set_window(INF_3C90X.IOAddr, winTxRxOptions3);
 892     cfg = inl(INF_3C90X.IOAddr + regInternalConfig_3_l);
 893     cfg &= ~(0xF<<20);
 894     cfg |= (linktype<<20);
 895     _outl(cfg, INF_3C90X.IOAddr + regInternalConfig_3_l);
 896
 897     /** Now that we set the xcvr type, reset the Tx and Rx, re-enable. **/
 898     _issue_command(INF_3C90X.IOAddr, cmdTxReset, 0);
 899     if (!INF_3C90X.isBrev)
 900         _outb(0x01, INF_3C90X.IOAddr + regTxFreeThresh_b);
 901
 902     _issue_command(INF_3C90X.IOAddr, cmdTxEnable, 0);
 903
 904     /**
 905      ** reset of the receiver on B-revision cards re-negotiates the link
 906      ** takes several seconds (a computer eternity)
 907      **/
 908     if (INF_3C90X.isBrev)
 909         _issue_command(INF_3C90X.IOAddr, cmdRxReset, 0x04);
 910     else
 911         _issue_command(INF_3C90X.IOAddr, cmdRxReset, 0x00);
 912
 913     /** Set the RX filter = receive only individual pkts & multicast & bcast. **/
 914     _issue_command(INF_3C90X.IOAddr, cmdSetRxFilter, 0x01 + 0x02 + 0x04);
 915     _issue_command(INF_3C90X.IOAddr, cmdRxEnable, 0);
 916
 917     /* Now stick a packet in the queue. */
 918     _setup_recv(&nic);
 919
 920     /**
 921      ** set Indication and Interrupt flags , acknowledge any IRQ's
 922      **/
 923     _issue_command(INF_3C90X.IOAddr, cmdSetInterruptEnable, 0);
 924     _issue_command(INF_3C90X.IOAddr, cmdSetIndicationEnable, 0x0014);
 925     _issue_command(INF_3C90X.IOAddr, cmdAcknowledgeInterrupt, 0x661);
 926
 927     /* * Set our exported functions **/
 928     nic.recv     = a3c90x_poll;
 929     nic.transmit = a3c90x_transmit;
 930     memcpy(nic.hwaddr, INF_3C90X.HWAddr, 6);
 931     eth_register(&nic);
 932
 933     return 1;
 934 }
 935
 936 static struct pci_id a3c90x_nics[] = {
 937 /* Original 90x revisions: */
 938 PCI_ROM(0x10b7, 0x6055, "3c556",         "3C556"),              /* Huricane */
 939 PCI_ROM(0x10b7, 0x9000, "3c905-tpo",     "3Com900-TPO"),        /* 10 Base TPO */
 940 PCI_ROM(0x10b7, 0x9001, "3c905-t4",      "3Com900-Combo"),      /* 10/100 T4 */
 941 PCI_ROM(0x10b7, 0x9050, "3c905-tpo100",  "3Com905-TX"),         /* 100 Base TX / 10/100 TPO */
 942 PCI_ROM(0x10b7, 0x9051, "3c905-combo",   "3Com905-T4"),         /* 100 Base T4 / 10 Base Combo */
 943 /* Newer 90xB revisions: */
 944 PCI_ROM(0x10b7, 0x9004, "3c905b-tpo",    "3Com900B-TPO"),       /* 10 Base TPO */
 945 PCI_ROM(0x10b7, 0x9005, "3c905b-combo",  "3Com900B-Combo"),     /* 10 Base Combo */
 946 PCI_ROM(0x10b7, 0x9006, "3c905b-tpb2",   "3Com900B-2/T"),       /* 10 Base TP and Base2 */
 947 PCI_ROM(0x10b7, 0x900a, "3c905b-fl",     "3Com900B-FL"),        /* 10 Base FL */
 948 PCI_ROM(0x10b7, 0x9055, "3c905b-tpo100", "3Com905B-TX"),        /* 10/100 TPO */
 949 PCI_ROM(0x10b7, 0x9056, "3c905b-t4",     "3Com905B-T4"),        /* 10/100 T4 */
 950 PCI_ROM(0x10b7, 0x9058, "3c905b-9058",   "3Com905B-9058"),      /* Cyclone 10/100/BNC */
 951 PCI_ROM(0x10b7, 0x905a, "3c905b-fx",     "3Com905B-FL"),        /* 100 Base FX / 10 Base FX */
 952 /* Newer 90xC revision: */
 953 PCI_ROM(0x10b7, 0x9200, "3c905c-tpo",    "3Com905C-TXM"),       /* 10/100 TPO (3C905C-TXM) */
 954 PCI_ROM(0x10b7, 0x9202, "3c920b-emb-ati", "3c920B-EMB-WNM (ATI Radeon 9100 IGP)"),      /* 3c920B-EMB-WNM (ATI Radeon 9100 IGP) */
 955 PCI_ROM(0x10b7, 0x9210, "3c920b-emb-wnm","3Com20B-EMB WNM"),
 956 PCI_ROM(0x10b7, 0x9800, "3c980",         "3Com980-Cyclone"),    /* Cyclone */
 957 PCI_ROM(0x10b7, 0x9805, "3c9805",        "3Com9805"),           /* Dual Port Server Cyclone */
 958 PCI_ROM(0x10b7, 0x7646, "3csoho100-tx",  "3CSOHO100-TX"),       /* Hurricane */
 959 PCI_ROM(0x10b7, 0x4500, "3c450",         "3Com450 HomePNA Tornado"),
 960 PCI_ROM(0x10b7, 0x1201, "3c982a",        "3Com982A"),
 961 PCI_ROM(0x10b7, 0x1202, "3c982b",        "3Com982B"),
 962 };
 963
 964 struct pci_driver a3c90x_driver = {
 965         .name     = "3C90X",
 966         .probe    = a3c90x_probe,
 967         .ids      = a3c90x_nics,
 968         .id_count = sizeof(a3c90x_nics)/sizeof(a3c90x_nics[0]),
 969 };