net/3c90x.c

   1 /*
   2  * 3c90x.c -- This file implements the 3c90x driver for etherboot.  Written
   3  * by Greg Beeley, Greg.Beeley@LightSys.org.  Modified by Steve Smith,
   4  * Steve.Smith@Juno.Com. Alignment bug fix Neil Newell (nn@icenoir.net).
   5  *
   6  * This program Copyright (C) 1999 LightSys Technology Services, Inc.
   7  * Portions Copyright (C) 1999 Steve Smith
   8  *
   9  * This program may be re-distributed in source or binary form, modified,
  10  * sold, or copied for any purpose, provided that the above copyright message
  11  * and this text are included with all source copies or derivative works, and
  12  * provided that the above copyright message and this text are included in the
  13  * documentation of any binary-only distributions.  This program is distributed
  14  * WITHOUT ANY WARRANTY, without even the warranty of FITNESS FOR A PARTICULAR
  15  * PURPOSE or MERCHANTABILITY.  Please read the associated documentation
  16  * "3c90x.txt" before compiling and using this driver.
  17  *
  18  * --------
  19  *
  20  * Program written with the assistance of the 3com documentation for
  21  * the 3c905B-TX card, as well as with some assistance from the 3c59x
  22  * driver Donald Becker wrote for the Linux kernel, and with some assistance
  23  * from the remainder of the Etherboot distribution.
  24  *
  25  * REVISION HISTORY:
  26  *
  27  * v0.10        1-26-1998       GRB     Initial implementation.
  28  * v0.90        1-27-1998       GRB     System works.
  29  * v1.00pre1    2-11-1998       GRB     Got prom boot issue fixed.
  30  * v2.0         9-24-1999       SCS     Modified for 3c905 (from 3c905b code)
  31  *                                      Re-wrote poll and transmit for
  32  *                                      better error recovery and heavy
  33  *                                      network traffic operation
  34  * v2.01    5-26-2003 NN Fixed driver alignment issue which
  35  *                  caused system lockups if driver structures
  36  *                  not 8-byte aligned.
  37  *
  38  */
  39
  40 #include "etherboot-compat.h"
  41 #include "net.h"
  42 #include <timer.h>
  43 #include <io.h>
  44 #include <pci.h>
  45 #include <pci-bother.h>
  46 #include <minilib.h>
  47 #include <output.h>
  48 #include <paging.h>
  49
  50 #define XCVR_MAGIC      (0x5A00)
  51 /** any single transmission fails after 16 collisions or other errors
  52  ** this is the number of times to retry the transmission -- this should
  53  ** be plenty
  54  **/
  55 #define XMIT_RETRIES    5
  56
  57 /*** Register definitions for the 3c905 ***/
  58 enum Registers
  59     {
  60     regPowerMgmtCtrl_w = 0x7c,        /** 905B Revision Only                 **/
  61     regUpMaxBurst_w = 0x7a,           /** 905B Revision Only                 **/
  62     regDnMaxBurst_w = 0x78,           /** 905B Revision Only                 **/
  63     regDebugControl_w = 0x74,         /** 905B Revision Only                 **/
  64     regDebugData_l = 0x70,            /** 905B Revision Only                 **/
  65     regRealTimeCnt_l = 0x40,          /** Universal                          **/
  66     regUpBurstThresh_b = 0x3e,        /** 905B Revision Only                 **/
  67     regUpPoll_b = 0x3d,               /** 905B Revision Only                 **/
  68     regUpPriorityThresh_b = 0x3c,     /** 905B Revision Only                 **/
  69     regUpListPtr_l = 0x38,            /** Universal                          **/
  70     regCountdown_w = 0x36,            /** Universal                          **/
  71     regFreeTimer_w = 0x34,            /** Universal                          **/
  72     regUpPktStatus_l = 0x30,          /** Universal with Exception, pg 130   **/
  73     regTxFreeThresh_b = 0x2f,         /** 90X Revision Only                  **/
  74     regDnPoll_b = 0x2d,               /** 905B Revision Only                 **/
  75     regDnPriorityThresh_b = 0x2c,     /** 905B Revision Only                 **/
  76     regDnBurstThresh_b = 0x2a,        /** 905B Revision Only                 **/
  77     regDnListPtr_l = 0x24,            /** Universal with Exception, pg 107   **/
  78     regDmaCtrl_l = 0x20,              /** Universal with Exception, pg 106   **/
  79                                       /**                                    **/
  80     regIntStatusAuto_w = 0x1e,        /** 905B Revision Only                 **/
  81     regTxStatus_b = 0x1b,             /** Universal with Exception, pg 113   **/
  82     regTimer_b = 0x1a,                /** Universal                          **/
  83     regTxPktId_b = 0x18,              /** 905B Revision Only                 **/
  84     regCommandIntStatus_w = 0x0e,     /** Universal (Command Variations)     **/
  85     };
  86
  87 /** following are windowed registers **/
  88 enum Registers7
  89     {
  90     regPowerMgmtEvent_7_w = 0x0c,     /** 905B Revision Only                 **/
  91     regVlanEtherType_7_w = 0x04,      /** 905B Revision Only                 **/
  92     regVlanMask_7_w = 0x00,           /** 905B Revision Only                 **/
  93     };
  94
  95 enum Registers6
  96     {
  97     regBytesXmittedOk_6_w = 0x0c,     /** Universal                          **/
  98     regBytesRcvdOk_6_w = 0x0a,        /** Universal                          **/
  99     regUpperFramesOk_6_b = 0x09,      /** Universal                          **/
 100     regFramesDeferred_6_b = 0x08,     /** Universal                          **/
 101     regFramesRecdOk_6_b = 0x07,       /** Universal with Exceptions, pg 142  **/
 102     regFramesXmittedOk_6_b = 0x06,    /** Universal                          **/
 103     regRxOverruns_6_b = 0x05,         /** Universal                          **/
 104     regLateCollisions_6_b = 0x04,     /** Universal                          **/
 105     regSingleCollisions_6_b = 0x03,   /** Universal                          **/
 106     regMultipleCollisions_6_b = 0x02, /** Universal                          **/
 107     regSqeErrors_6_b = 0x01,          /** Universal                          **/
 108     regCarrierLost_6_b = 0x00,        /** Universal                          **/
 109     };
 110
 111 enum Registers5
 112     {
 113     regIndicationEnable_5_w = 0x0c,   /** Universal                          **/
 114     regInterruptEnable_5_w = 0x0a,    /** Universal                          **/
 115     regTxReclaimThresh_5_b = 0x09,    /** 905B Revision Only                 **/
 116     regRxFilter_5_b = 0x08,           /** Universal                          **/
 117     regRxEarlyThresh_5_w = 0x06,      /** Universal                          **/
 118     regTxStartThresh_5_w = 0x00,      /** Universal                          **/
 119     };
 120
 121 enum Registers4
 122     {
 123     regUpperBytesOk_4_b = 0x0d,       /** Universal                          **/
 124     regBadSSD_4_b = 0x0c,             /** Universal                          **/
 125     regMediaStatus_4_w = 0x0a,        /** Universal with Exceptions, pg 201  **/
 126     regPhysicalMgmt_4_w = 0x08,       /** Universal                          **/
 127     regNetworkDiagnostic_4_w = 0x06,  /** Universal with Exceptions, pg 203  **/
 128     regFifoDiagnostic_4_w = 0x04,     /** Universal with Exceptions, pg 196  **/
 129     regVcoDiagnostic_4_w = 0x02,      /** Undocumented?                      **/
 130     };
 131
 132 enum Registers3
 133     {
 134     regTxFree_3_w = 0x0c,             /** Universal                          **/
 135     regRxFree_3_w = 0x0a,             /** Universal with Exceptions, pg 125  **/
 136     regResetMediaOptions_3_w = 0x08,  /** Media Options on B Revision,       **/
 137                                       /** Reset Options on Non-B Revision    **/
 138     regMacControl_3_w = 0x06,         /** Universal with Exceptions, pg 199  **/
 139     regMaxPktSize_3_w = 0x04,         /** 905B Revision Only                 **/
 140     regInternalConfig_3_l = 0x00,     /** Universal, different bit           **/
 141                                       /** definitions, pg 59                 **/
 142     };
 143
 144 enum Registers2
 145     {
 146     regResetOptions_2_w = 0x0c,       /** 905B Revision Only                 **/
 147     regStationMask_2_3w = 0x06,       /** Universal with Exceptions, pg 127  **/
 148     regStationAddress_2_3w = 0x00,    /** Universal with Exceptions, pg 127  **/
 149     };
 150
 151 enum Registers1
 152     {
 153     regRxStatus_1_w = 0x0a,           /** 90X Revision Only, Pg 126          **/
 154     };
 155
 156 enum Registers0
 157     {
 158     regEepromData_0_w = 0x0c,         /** Universal                          **/
 159     regEepromCommand_0_w = 0x0a,      /** Universal                          **/
 160     regBiosRomData_0_b = 0x08,        /** 905B Revision Only                 **/
 161     regBiosRomAddr_0_l = 0x04,        /** 905B Revision Only                 **/
 162     };
 163
 164
 165 /*** The names for the eight register windows ***/
 166 enum Windows
 167     {
 168     winPowerVlan7 = 0x07,
 169     winStatistics6 = 0x06,
 170     winTxRxControl5 = 0x05,
 171     winDiagnostics4 = 0x04,
 172     winTxRxOptions3 = 0x03,
 173     winAddressing2 = 0x02,
 174     winUnused1 = 0x01,
 175     winEepromBios0 = 0x00,
 176     };
 177
 178
 179 /*** Command definitions for the 3c90X ***/
 180 enum Commands
 181     {
 182     cmdGlobalReset = 0x00,             /** Universal with Exceptions, pg 151 **/
 183     cmdSelectRegisterWindow = 0x01,    /** Universal                         **/
 184     cmdEnableDcConverter = 0x02,       /**                                   **/
 185     cmdRxDisable = 0x03,               /**                                   **/
 186     cmdRxEnable = 0x04,                /** Universal                         **/
 187     cmdRxReset = 0x05,                 /** Universal                         **/
 188     cmdStallCtl = 0x06,                /** Universal                         **/
 189     cmdTxEnable = 0x09,                /** Universal                         **/
 190     cmdTxDisable = 0x0A,               /**                                   **/
 191     cmdTxReset = 0x0B,                 /** Universal                         **/
 192     cmdRequestInterrupt = 0x0C,        /**                                   **/
 193     cmdAcknowledgeInterrupt = 0x0D,    /** Universal                         **/
 194     cmdSetInterruptEnable = 0x0E,      /** Universal                         **/
 195     cmdSetIndicationEnable = 0x0F,     /** Universal                         **/
 196     cmdSetRxFilter = 0x10,             /** Universal                         **/
 197     cmdSetRxEarlyThresh = 0x11,        /**                                   **/
 198     cmdSetTxStartThresh = 0x13,        /**                                   **/
 199     cmdStatisticsEnable = 0x15,        /**                                   **/
 200     cmdStatisticsDisable = 0x16,       /**                                   **/
 201     cmdDisableDcConverter = 0x17,      /**                                   **/
 202     cmdSetTxReclaimThresh = 0x18,      /**                                   **/
 203     cmdSetHashFilterBit = 0x19,        /**                                   **/
 204     };
 205
 206
 207 /*** Values for int status register bitmask **/
 208 #define INT_INTERRUPTLATCH      (1<<0)
 209 #define INT_HOSTERROR           (1<<1)
 210 #define INT_TXCOMPLETE          (1<<2)
 211 #define INT_RXCOMPLETE          (1<<4)
 212 #define INT_RXEARLY             (1<<5)
 213 #define INT_INTREQUESTED        (1<<6)
 214 #define INT_UPDATESTATS         (1<<7)
 215 #define INT_LINKEVENT           (1<<8)
 216 #define INT_DNCOMPLETE          (1<<9)
 217 #define INT_UPCOMPLETE          (1<<10)
 218 #define INT_CMDINPROGRESS       (1<<12)
 219 #define INT_WINDOWNUMBER        (7<<13)
 220
 221
 222 /*** TX descriptor ***/
 223 typedef struct
 224     {
 225     unsigned int        DnNextPtr;
 226     unsigned int        FrameStartHeader;
 227     unsigned int        DataAddr;
 228     unsigned int        DataLength;
 229     }
 230     TXD __attribute__ ((aligned(8))); /* 64-bit aligned for bus mastering */
 231
 232 /*** RX descriptor ***/
 233 typedef struct
 234     {
 235     unsigned int        UpNextPtr;
 236     unsigned int        UpPktStatus;
 237     unsigned int        DataAddr;
 238     unsigned int        DataLength;
 239     }
 240     RXD __attribute__ ((aligned(8))); /* 64-bit aligned for bus mastering */
 241
 242 /*** Global variables ***/
 243 static struct
 244     {
 245     unsigned int        is3c556;
 246     unsigned char       isBrev;
 247     unsigned char       CurrentWindow;
 248     unsigned int        IOAddr;
 249     unsigned char       HWAddr[ETH_ALEN];
 250     TXD                 TransmitDPD;
 251     RXD                 ReceiveUPD;
 252     }
 253     INF_3C90X;
 254 static struct nic nic;
 255
 256 #define _outl(v,a) outl((a),(v))
 257 #define _outw(v,a) outw((a),(v))
 258 #define _outb(v,a) outb((a),(v))
 259
 260 static int _issue_command(int ioaddr, int cmd, int param)
 261 {
 262         outw(ioaddr + regCommandIntStatus_w, (cmd << 11) | param);
 263
 264         while (inw(ioaddr + regCommandIntStatus_w) & INT_CMDINPROGRESS)
 265                 ;
 266
 267         return 0;
 268 }
 269
 270
 271 /*** a3c90x_internal_SetWindow: selects a register window set.
 272  ***/
 273 static int _set_window(int ioaddr, int window)
 274 {
 275         if (INF_3C90X.CurrentWindow == window)
 276                 return 0;
 277
 278         _issue_command(ioaddr, cmdSelectRegisterWindow, window);
 279         INF_3C90X.CurrentWindow = window;
 280
 281         return 0;
 282 }
 283
 284
 285 /*** a3c90x_internal_ReadEeprom - read data from the serial eeprom.
 286  ***/
 287 static unsigned short
 288 a3c90x_internal_ReadEeprom(int ioaddr, int address)
 289 {
 290         unsigned short val;
 291
 292         /** Select correct window **/
 293         _set_window(INF_3C90X.IOAddr, winEepromBios0);
 294
 295         /** Make sure the eeprom isn't busy **/
 296         do
 297         {
 298                 int i;
 299                 for (i = 0; i < 165; i++)
 300                         inb(0x80);      /* wait 165 usec */
 301         }
 302         while(0x8000 & inw(ioaddr + regEepromCommand_0_w));
 303
 304         /** Read the value. **/
 305         if (INF_3C90X.is3c556)
 306                 _outw(address + (0x230), ioaddr + regEepromCommand_0_w);
 307         else
 308                 _outw(address + 0x80, ioaddr + regEepromCommand_0_w);
 309
 310         do
 311         {
 312                 int i;
 313                 for (i = 0; i < 165; i++)
 314                         inb(0x80);      /* wait 165 usec */
 315         }
 316         while(0x8000 & inw(ioaddr + regEepromCommand_0_w));
 317         val = inw(ioaddr + regEepromData_0_w);
 318
 319         return val;
 320 }
 321
 322
 323 #ifdef  CFG_3C90X_BOOTROM_FIX
 324 /*** a3c90x_internal_WriteEepromWord - write a physical word of
 325  *** data to the onboard serial eeprom (not the BIOS prom, but the
 326  *** nvram in the card that stores, among other things, the MAC
 327  *** address).
 328  ***/
 329 static int
 330 a3c90x_internal_WriteEepromWord(int ioaddr, int address, unsigned short value)
 331     {
 332         /** Select register window **/
 333         _set_window(ioaddr, winEepromBios0);
 334
 335         /** Verify Eeprom not busy **/
 336         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 337
 338         /** Issue WriteEnable, and wait for completion. **/
 339         _outw(0x30, ioaddr + regEepromCommand_0_w);
 340         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 341
 342         /** Issue EraseRegister, and wait for completion. **/
 343         _outw(address + ((0x03)<<6), ioaddr + regEepromCommand_0_w);
 344         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 345
 346         /** Send the new data to the eeprom, and wait for completion. **/
 347         _outw(value, ioaddr + regEepromData_0_w);
 348         _outw(0x30, ioaddr + regEepromCommand_0_w);
 349         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 350
 351         /** Burn the new data into the eeprom, and wait for completion. **/
 352         _outw(address + ((0x01)<<6), ioaddr + regEepromCommand_0_w);
 353         while((1<<15) & inw(ioaddr + regEepromCommand_0_w));
 354
 355     return 0;
 356     }
 357 #endif
 358
 359 #ifdef  CFG_3C90X_BOOTROM_FIX
 360 /*** a3c90x_internal_WriteEeprom - write data to the serial eeprom,
 361  *** and re-compute the eeprom checksum.
 362  ***/
 363 static int
 364 a3c90x_internal_WriteEeprom(int ioaddr, int address, unsigned short value)
 365     {
 366     int cksum = 0,v;
 367     int i;
 368     int maxAddress, cksumAddress;
 369
 370         if (INF_3C90X.isBrev)
 371             {
 372             maxAddress=0x1f;
 373             cksumAddress=0x20;
 374             }
 375         else
 376             {
 377             maxAddress=0x16;
 378             cksumAddress=0x17;
 379             }
 380
 381         /** Write the value. **/
 382         if (a3c90x_internal_WriteEepromWord(ioaddr, address, value) == -1)
 383             return -1;
 384
 385         /** Recompute the checksum. **/
 386         for(i=0;i<=maxAddress;i++)
 387             {
 388             v = a3c90x_internal_ReadEeprom(ioaddr, i);
 389             cksum ^= (v & 0xFF);
 390             cksum ^= ((v>>8) & 0xFF);
 391             }
 392         /** Write the checksum to the location in the eeprom **/
 393         if (a3c90x_internal_WriteEepromWord(ioaddr, cksumAddress, cksum) == -1)
 394             return -1;
 395
 396     return 0;
 397     }
 398 #endif
 399
 400 /*** a3c90x_reset: exported function that resets the card to its default
 401  *** state.  This is so the Linux driver can re-set the card up the way
 402  *** it wants to.  If CFG_3C90X_PRESERVE_XCVR is defined, then the reset will
 403  *** not alter the selected transceiver that we used to download the boot
 404  *** image.
 405  ***/
 406 static void a3c90x_reset(void)
 407     {
 408 #ifdef  CFG_3C90X_PRESERVE_XCVR
 409     int cfg;
 410     /** Read the current InternalConfig value. **/
 411     _set_window(INF_3C90X.IOAddr, winTxRxOptions3);
 412     cfg = inl(INF_3C90X.IOAddr + regInternalConfig_3_l);
 413 #endif
 414
 415     /** Send the reset command to the card **/
 416     outputf("3c90x: issuing RESET");
 417     _issue_command(INF_3C90X.IOAddr, cmdGlobalReset, 0);
 418
 419     /** global reset command resets station mask, non-B revision cards
 420      ** require explicit reset of values
 421      **/
 422     _set_window(INF_3C90X.IOAddr, winAddressing2);
 423     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+0);
 424     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+2);
 425     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+4);
 426
 427 #ifdef  CFG_3C90X_PRESERVE_XCVR
 428     /** Re-set the original InternalConfig value from before reset **/
 429     _set_window(INF_3C90X.IOAddr, winTxRxOptions3);
 430     _outl(cfg, INF_3C90X.IOAddr + regInternalConfig_3_l);
 431
 432     /** enable DC converter for 10-Base-T **/
 433     if ((cfg&0x0300) == 0x0300)
 434         {
 435         _issue_command(INF_3C90X.IOAddr, cmdEnableDcConverter, 0);
 436         }
 437 #endif
 438
 439     /** Issue transmit reset, wait for command completion **/
 440     _issue_command(INF_3C90X.IOAddr, cmdTxReset, 0);
 441     if (! INF_3C90X.isBrev)
 442         _outb(0x01, INF_3C90X.IOAddr + regTxFreeThresh_b);
 443     _issue_command(INF_3C90X.IOAddr, cmdTxEnable, 0);
 444
 445     /**
 446      ** reset of the receiver on B-revision cards re-negotiates the link
 447      ** takes several seconds (a computer eternity)
 448      **/
 449     if (INF_3C90X.isBrev)
 450         _issue_command(INF_3C90X.IOAddr, cmdRxReset, 0x04);
 451     else
 452         _issue_command(INF_3C90X.IOAddr, cmdRxReset, 0x00);
 453     while (inw(INF_3C90X.IOAddr + regCommandIntStatus_w) & INT_CMDINPROGRESS)
 454        ;
 455     _issue_command(INF_3C90X.IOAddr, cmdRxEnable, 0);
 456
 457     _issue_command(INF_3C90X.IOAddr, cmdSetInterruptEnable, 0);
 458     /** enable rxComplete and txComplete **/
 459     _issue_command(INF_3C90X.IOAddr, cmdSetIndicationEnable, 0x0014);
 460     /** acknowledge any pending status flags **/
 461     _issue_command(INF_3C90X.IOAddr, cmdAcknowledgeInterrupt, 0x661);
 462
 463     return;
 464     }
 465
 466
 467
 468 /*** a3c90x_transmit: exported function that transmits a packet.  Does not
 469  *** return any particular status.  Parameters are:
 470  *** dest_addr[6] - destination address, ethernet;
 471  *** proto - protocol type (ARP, IP, etc);
 472  *** size - size of the non-header part of the packet that needs transmitted;
 473  *** pkt - the pointer to the packet data itself.
 474  ***/
 475 static void
 476 a3c90x_transmit(unsigned int size, const char *pkt)
 477 {
 478         unsigned char status;
 479         static unsigned int stillwaiting = 0;
 480
 481         if (stillwaiting)
 482         {
 483                 outputf("Waiting for network completion...");
 484                 while (!(inw(INF_3C90X.IOAddr + regCommandIntStatus_w) & INT_TXCOMPLETE) && oneshot_running())
 485                         ;
 486                 outputf("Done");
 487                 if (!(inw(INF_3C90X.IOAddr + regCommandIntStatus_w) & INT_TXCOMPLETE))
 488                 {
 489                         outputf("3c90x: tx timeout? txstat %02x", inb(INF_3C90X.IOAddr + regTxStatus_b));
 490                         outputf("3c90x: Gen sts %04x", inw(INF_3C90X.IOAddr + regCommandIntStatus_w));
 491                 }
 492                 status = inb(INF_3C90X.IOAddr + regTxStatus_b);
 493                 outb(INF_3C90X.IOAddr + regTxStatus_b, 0x00);
 494                 stillwaiting = 0;
 495         }
 496
 497         _issue_command(INF_3C90X.IOAddr, cmdStallCtl, 2 /* Stall download */);
 498
 499         /** Setup the DPD (download descriptor) **/
 500         INF_3C90X.TransmitDPD.DnNextPtr = 0;
 501         /** set notification for transmission completion (bit 15) **/
 502         INF_3C90X.TransmitDPD.FrameStartHeader = (size) | 0x8000;
 503         INF_3C90X.TransmitDPD.DataAddr = v2p((void*)pkt);
 504         INF_3C90X.TransmitDPD.DataLength = size + (1<<31);
 505
 506         /** Send the packet **/
 507         outl(INF_3C90X.IOAddr + regDnListPtr_l, v2p(&(INF_3C90X.TransmitDPD)));
 508         _issue_command(INF_3C90X.IOAddr, cmdStallCtl, 3 /* Unstall download */);
 509
 510         oneshot_start_ms(10);
 511         while((inl(INF_3C90X.IOAddr + regDnListPtr_l) != 0) && oneshot_running())
 512                 ;
 513         if (!oneshot_running())
 514         {
 515                 outputf("3c90x: Download engine pointer timeout");
 516                 return;
 517         }
 518
 519         oneshot_start_ms(10);
 520         stillwaiting = 1;
 521
 522 #if 0
 523         /** successful completion (sans "interrupt Requested" bit) **/
 524         if ((status & 0xbf) == 0x80)
 525                 return;
 526
 527         outputf("3c90x: Status (%hhX)", status);
 528         /** check error codes **/
 529         if (status & 0x02)
 530         {
 531                 outputf("3c90x: Tx Reclaim Error (%hhX)", status);
 532                 a3c90x_reset();
 533         } else if (status & 0x04) {
 534                 outputf("3c90x: Tx Status Overflow (%hhX)", status);
 535                 for (i=0; i<32; i++)
 536                         _outb(0x00, INF_3C90X.IOAddr + regTxStatus_b);
 537                 /** must re-enable after max collisions before re-issuing tx **/
 538                 _issue_command(INF_3C90X.IOAddr, cmdTxEnable, 0);
 539         } else if (status & 0x08) {
 540                 outputf("3c90x: Tx Max Collisions (%hhX)", status);
 541                 /** must re-enable after max collisions before re-issuing tx **/
 542                 _issue_command(INF_3C90X.IOAddr, cmdTxEnable, 0);
 543         } else if (status & 0x10) {
 544                 outputf("3c90x: Tx Underrun (%hhX)", status);
 545                 a3c90x_reset();
 546         } else if (status & 0x20) {
 547                 outputf("3c90x: Tx Jabber (%hhX)", status);
 548                 a3c90x_reset();
 549         } else if ((status & 0x80) != 0x80) {
 550                 outputf("3c90x: Internal Error - Incomplete Transmission (%hhX)", status);
 551                 a3c90x_reset();
 552         }
 553 #endif
 554 }
 555
 556
 557
 558 /*** a3c90x_poll: exported routine that waits for a certain length of time
 559  *** for a packet, and if it sees none, returns 0.  This routine should
 560  *** copy the packet to nic->packet if it gets a packet and set the size
 561  *** in nic->packetlen.  Return 1 if a packet was found.
 562  ***/
 563 static int
 564 a3c90x_poll(struct nic *nic, int retrieve)
 565     {
 566     int i, errcode;
 567
 568     if (!(inw(INF_3C90X.IOAddr + regCommandIntStatus_w)&0x0010))
 569         {
 570         return 0;
 571         }
 572
 573     if ( ! retrieve ) return 1;
 574
 575     /** we don't need to acknowledge rxComplete -- the upload engine
 576      ** does it for us.
 577      **/
 578
 579     /** Build the up-load descriptor **/
 580     INF_3C90X.ReceiveUPD.UpNextPtr = 0;
 581     INF_3C90X.ReceiveUPD.UpPktStatus = 0;
 582     INF_3C90X.ReceiveUPD.DataAddr = v2p(nic->packet);
 583     INF_3C90X.ReceiveUPD.DataLength = 1536 + (1<<31);
 584
 585     /** Submit the upload descriptor to the NIC **/
 586     _outl(v2p(&(INF_3C90X.ReceiveUPD)),
 587          INF_3C90X.IOAddr + regUpListPtr_l);
 588
 589     /** Wait for upload completion (upComplete(15) or upError (14)) **/
 590     for(i=0;i<40000;i++);
 591     while((INF_3C90X.ReceiveUPD.UpPktStatus & ((1<<14) | (1<<15))) == 0)
 592         for(i=0;i<40000;i++);
 593
 594     /** Check for Error (else we have good packet) **/
 595     if (INF_3C90X.ReceiveUPD.UpPktStatus & (1<<14))
 596         {
 597         errcode = INF_3C90X.ReceiveUPD.UpPktStatus;
 598         if (errcode & (1<<16))
 599             outputf("3C90X: Rx Overrun (%hX)",errcode>>16);
 600         else if (errcode & (1<<17))
 601             outputf("3C90X: Runt Frame (%hX)",errcode>>16);
 602         else if (errcode & (1<<18))
 603             outputf("3C90X: Alignment Error (%hX)",errcode>>16);
 604         else if (errcode & (1<<19))
 605             outputf("3C90X: CRC Error (%hX)",errcode>>16);
 606         else if (errcode & (1<<20))
 607             outputf("3C90X: Oversized Frame (%hX)",errcode>>16);
 608         else
 609             outputf("3C90X: Packet error (%hX)",errcode>>16);
 610         return 0;
 611         }
 612
 613     /** Ok, got packet.  Set length in nic->packetlen. **/
 614     nic->packetlen = (INF_3C90X.ReceiveUPD.UpPktStatus & 0x1FFF);
 615
 616     return 1;
 617     }
 618
 619
 620
 621 /*** a3c90x_disable: exported routine to disable the card.  What's this for?
 622  *** the eepro100.c driver didn't have one, so I just left this one empty too.
 623  *** Ideas anyone?
 624  *** Must turn off receiver at least so stray packets will not corrupt memory
 625  *** [Ken]
 626  ***/
 627 void a3c90x_disable(struct dev *dev)
 628 {
 629         /* reset and disable merge */
 630         a3c90x_reset();
 631         /* Disable the receiver and transmitter. */
 632         _outw(cmdRxDisable, INF_3C90X.IOAddr + regCommandIntStatus_w);
 633         _outw(cmdTxDisable, INF_3C90X.IOAddr + regCommandIntStatus_w);
 634 }
 635
 636
 637 /*** a3c90x_probe: exported routine to probe for the 3c905 card and perform
 638  *** initialization.  If this routine is called, the pci functions did find the
 639  *** card.  We just have to init it here.
 640  ***/
 641 static int a3c90x_probe(struct pci_dev * pci, void * data)
 642 {
 643     INF_3C90X.is3c556 = (pci->did == 0x6055);
 644
 645     int i, c;
 646     unsigned short eeprom[0x100];
 647     unsigned int cfg;
 648     unsigned int mopt;
 649     unsigned int mstat;
 650     unsigned short linktype;
 651 #define HWADDR_OFFSET   10
 652
 653     unsigned long ioaddr = 0;
 654     for (i = 0; i < 6; i++) {
 655         if (pci->bars[i].type == PCI_BAR_IO) {
 656             ioaddr = pci->bars[i].addr;
 657             break;
 658         }
 659     }
 660
 661     if (ioaddr == 0)
 662     {
 663         outputf("3c90x: Unable to find I/O address");
 664         return 0;
 665     }
 666
 667     /* Power it on */
 668     pci_write16(pci->bus, pci->dev, pci->fn, 0xE0,
 669         pci_read16(pci->bus, pci->dev, pci->fn, 0xE0) & ~0x3);
 670
 671     outputf("3c90x: Picked I/O address %04x", ioaddr);
 672     pci_bother_add(pci);
 673     nic.ioaddr = ioaddr & ~3;
 674     nic.irqno = 0;
 675
 676     INF_3C90X.IOAddr = ioaddr;
 677     INF_3C90X.CurrentWindow = 255;
 678     switch (a3c90x_internal_ReadEeprom(INF_3C90X.IOAddr, 0x03))
 679         {
 680         case 0x9000: /** 10 Base TPO             **/
 681         case 0x9001: /** 10/100 T4               **/
 682         case 0x9050: /** 10/100 TPO              **/
 683         case 0x9051: /** 10 Base Combo           **/
 684                 INF_3C90X.isBrev = 0;
 685                 break;
 686
 687         case 0x9004: /** 10 Base TPO             **/
 688         case 0x9005: /** 10 Base Combo           **/
 689         case 0x9006: /** 10 Base TPO and Base2   **/
 690         case 0x900A: /** 10 Base FL              **/
 691         case 0x9055: /** 10/100 TPO              **/
 692         case 0x9056: /** 10/100 T4               **/
 693         case 0x905A: /** 10 Base FX              **/
 694         default:
 695                 INF_3C90X.isBrev = 1;
 696                 break;
 697         }
 698
 699     /** Load the EEPROM contents **/
 700     if (INF_3C90X.isBrev)
 701         {
 702         for(i=0;i<=/*0x20*/0x7F;i++)
 703             {
 704             eeprom[i] = a3c90x_internal_ReadEeprom(INF_3C90X.IOAddr, i);
 705             }
 706
 707 #ifdef  CFG_3C90X_BOOTROM_FIX
 708         /** Set xcvrSelect in InternalConfig in eeprom. **/
 709         /* only necessary for 3c905b revision cards with boot PROM bug!!! */
 710         a3c90x_internal_WriteEeprom(INF_3C90X.IOAddr, 0x13, 0x0160);
 711 #endif
 712
 713 #ifdef  CFG_3C90X_XCVR
 714         if (CFG_3C90X_XCVR == 255)
 715             {
 716             /** Clear the LanWorks register **/
 717             a3c90x_internal_WriteEeprom(INF_3C90X.IOAddr, 0x16, 0);
 718             }
 719         else
 720             {
 721             /** Set the selected permanent-xcvrSelect in the
 722              ** LanWorks register
 723              **/
 724             a3c90x_internal_WriteEeprom(INF_3C90X.IOAddr, 0x16,
 725                             XCVR_MAGIC + ((CFG_3C90X_XCVR) & 0x000F));
 726             }
 727 #endif
 728         }
 729     else
 730         {
 731         for(i=0;i<=/*0x17*/0x7F;i++)
 732             {
 733             eeprom[i] = a3c90x_internal_ReadEeprom(INF_3C90X.IOAddr, i);
 734             }
 735         }
 736
 737     /** Print identification message **/
 738 #ifdef  CFG_3C90X_BOOTROM_FIX
 739     if (INF_3C90X.isBrev)
 740         {
 741         outputf("NOTE: 3c905b bootrom fix enabled; has side "
 742            "effects.  See 3c90x.txt for info.");
 743         }
 744 #endif
 745
 746     /** Retrieve the Hardware address and print it on the screen. **/
 747     INF_3C90X.HWAddr[0] = eeprom[HWADDR_OFFSET + 0]>>8;
 748     INF_3C90X.HWAddr[1] = eeprom[HWADDR_OFFSET + 0]&0xFF;
 749     INF_3C90X.HWAddr[2] = eeprom[HWADDR_OFFSET + 1]>>8;
 750     INF_3C90X.HWAddr[3] = eeprom[HWADDR_OFFSET + 1]&0xFF;
 751     INF_3C90X.HWAddr[4] = eeprom[HWADDR_OFFSET + 2]>>8;
 752     INF_3C90X.HWAddr[5] = eeprom[HWADDR_OFFSET + 2]&0xFF;
 753     outputf("MAC Address = %02x:%02x:%02x:%02x:%02x:%02x",
 754         INF_3C90X.HWAddr[0],
 755         INF_3C90X.HWAddr[1],
 756         INF_3C90X.HWAddr[2],
 757         INF_3C90X.HWAddr[3],
 758         INF_3C90X.HWAddr[4],
 759         INF_3C90X.HWAddr[5]);
 760
 761     /** 3C556: Invert MII power **/
 762     if (INF_3C90X.is3c556) {
 763         unsigned int tmp;
 764         _set_window(INF_3C90X.IOAddr, winAddressing2);
 765         tmp = inw(INF_3C90X.IOAddr + regResetOptions_2_w);
 766         tmp |= 0x4000;
 767         _outw(tmp, INF_3C90X.IOAddr + regResetOptions_2_w);
 768     }
 769
 770     /* Test if the link is good, if not continue */
 771     _set_window(INF_3C90X.IOAddr, winDiagnostics4);
 772     mstat = inw(INF_3C90X.IOAddr + regMediaStatus_4_w);
 773     if((mstat & (1<<11)) == 0) {
 774         outputf("Valid link not established");
 775         return 0;
 776     }
 777
 778     /** Program the MAC address into the station address registers **/
 779     _set_window(INF_3C90X.IOAddr, winAddressing2);
 780     _outw(htons(eeprom[HWADDR_OFFSET + 0]), INF_3C90X.IOAddr + regStationAddress_2_3w);
 781     _outw(htons(eeprom[HWADDR_OFFSET + 1]), INF_3C90X.IOAddr + regStationAddress_2_3w+2);
 782     _outw(htons(eeprom[HWADDR_OFFSET + 2]), INF_3C90X.IOAddr + regStationAddress_2_3w+4);
 783     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+0);
 784     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+2);
 785     _outw(0, INF_3C90X.IOAddr + regStationMask_2_3w+4);
 786
 787     /** Fill in our entry in the etherboot arp table **/
 788 /* XXX ? for lwip?
 789     for(i=0;i<ETH_ALEN;i++)
 790         nic.node_addr[i] = (eeprom[HWADDR_OFFSET + i/2] >> (8*((i&1)^1))) & 0xff;
 791 */
 792
 793     /** Read the media options register, print a message and set default
 794      ** xcvr.
 795      **
 796      ** Uses Media Option command on B revision, Reset Option on non-B
 797      ** revision cards -- same register address
 798      **/
 799     _set_window(INF_3C90X.IOAddr, winTxRxOptions3);
 800     mopt = inw(INF_3C90X.IOAddr + regResetMediaOptions_3_w);
 801
 802     /** mask out VCO bit that is defined as 10baseFL bit on B-rev cards **/
 803     if (! INF_3C90X.isBrev)
 804         {
 805         mopt &= 0x7F;
 806         }
 807
 808     outputf("Connectors present: ");
 809     c = 0;
 810     linktype = 0x0008;
 811     if (mopt & 0x01)
 812         {
 813         outputf("%s100Base-T4",(c++)?", ":"");
 814         linktype = 0x0006;
 815         }
 816     if (mopt & 0x04)
 817         {
 818         outputf("%s100Base-FX",(c++)?", ":"");
 819         linktype = 0x0005;
 820         }
 821     if (mopt & 0x10)
 822         {
 823         outputf("%s10Base-2",(c++)?", ":"");
 824         linktype = 0x0003;
 825         }
 826     if (mopt & 0x20)
 827         {
 828         outputf("%sAUI",(c++)?", ":"");
 829         linktype = 0x0001;
 830         }
 831     if (mopt & 0x40)
 832         {
 833         outputf("%sMII",(c++)?", ":"");
 834         linktype = 0x0006;
 835         }
 836     if ((mopt & 0xA) == 0xA)
 837         {
 838         outputf("%s10Base-T / 100Base-TX",(c++)?", ":"");
 839         linktype = 0x0008;
 840         }
 841     else if ((mopt & 0xA) == 0x2)
 842         {
 843         outputf("%s100Base-TX",(c++)?", ":"");
 844         linktype = 0x0008;
 845         }
 846     else if ((mopt & 0xA) == 0x8)
 847         {
 848         outputf("%s10Base-T",(c++)?", ":"");
 849         linktype = 0x0008;
 850         }
 851     outputf(".");
 852
 853     /** Determine transceiver type to use, depending on value stored in
 854      ** eeprom 0x16
 855      **/
 856     if (INF_3C90X.isBrev)
 857         {
 858         if ((eeprom[0x16] & 0xFF00) == XCVR_MAGIC)
 859             {
 860             /** User-defined **/
 861             linktype = eeprom[0x16] & 0x000F;
 862             }
 863         }
 864     else
 865         {
 866 #ifdef  CFG_3C90X_XCVR
 867             if (CFG_3C90X_XCVR != 255)
 868                 linktype = CFG_3C90X_XCVR;
 869 #endif  /* CFG_3C90X_XCVR */
 870
 871             /** I don't know what MII MAC only mode is!!! **/
 872             if (linktype == 0x0009)
 873                 {
 874                 if (INF_3C90X.isBrev)
 875                         outputf("WARNING: MII External MAC Mode only supported on B-revision "
 876                                "cards!!!!\nFalling Back to MII Mode\n");
 877                 linktype = 0x0006;
 878                 }
 879         }
 880
 881     /** enable DC converter for 10-Base-T **/
 882     if (linktype == 0x0003)
 883         {
 884         _issue_command(INF_3C90X.IOAddr, cmdEnableDcConverter, 0);
 885         }
 886
 887     /** Set the link to the type we just determined. **/
 888     _set_window(INF_3C90X.IOAddr, winTxRxOptions3);
 889     cfg = inl(INF_3C90X.IOAddr + regInternalConfig_3_l);
 890     cfg &= ~(0xF<<20);
 891     cfg |= (linktype<<20);
 892     _outl(cfg, INF_3C90X.IOAddr + regInternalConfig_3_l);
 893
 894     /** Now that we set the xcvr type, reset the Tx and Rx, re-enable. **/
 895     _issue_command(INF_3C90X.IOAddr, cmdTxReset, 0);
 896     if (!INF_3C90X.isBrev)
 897         _outb(0x01, INF_3C90X.IOAddr + regTxFreeThresh_b);
 898
 899     _issue_command(INF_3C90X.IOAddr, cmdTxEnable, 0);
 900
 901     /**
 902      ** reset of the receiver on B-revision cards re-negotiates the link
 903      ** takes several seconds (a computer eternity)
 904      **/
 905     if (INF_3C90X.isBrev)
 906         _issue_command(INF_3C90X.IOAddr, cmdRxReset, 0x04);
 907     else
 908         _issue_command(INF_3C90X.IOAddr, cmdRxReset, 0x00);
 909
 910     /** Set the RX filter = receive only individual pkts & multicast & bcast. **/
 911     _issue_command(INF_3C90X.IOAddr, cmdSetRxFilter, 0x01 + 0x02 + 0x04);
 912     _issue_command(INF_3C90X.IOAddr, cmdRxEnable, 0);
 913
 914
 915     /**
 916      ** set Indication and Interrupt flags , acknowledge any IRQ's
 917      **/
 918     _issue_command(INF_3C90X.IOAddr, cmdSetInterruptEnable, 0);
 919     _issue_command(INF_3C90X.IOAddr, cmdSetIndicationEnable, 0x0014);
 920     _issue_command(INF_3C90X.IOAddr, cmdAcknowledgeInterrupt, 0x661);
 921
 922     /* * Set our exported functions **/
 923     nic.poll     = a3c90x_poll;
 924     nic.transmit = a3c90x_transmit;
 925     memcpy(nic.hwaddr, INF_3C90X.HWAddr, 6);
 926     eth_register(&nic);
 927
 928     return 1;
 929 }
 930
 931 static struct pci_id a3c90x_nics[] = {
 932 /* Original 90x revisions: */
 933 PCI_ROM(0x10b7, 0x6055, "3c556",         "3C556"),              /* Huricane */
 934 PCI_ROM(0x10b7, 0x9000, "3c905-tpo",     "3Com900-TPO"),        /* 10 Base TPO */
 935 PCI_ROM(0x10b7, 0x9001, "3c905-t4",      "3Com900-Combo"),      /* 10/100 T4 */
 936 PCI_ROM(0x10b7, 0x9050, "3c905-tpo100",  "3Com905-TX"),         /* 100 Base TX / 10/100 TPO */
 937 PCI_ROM(0x10b7, 0x9051, "3c905-combo",   "3Com905-T4"),         /* 100 Base T4 / 10 Base Combo */
 938 /* Newer 90xB revisions: */
 939 PCI_ROM(0x10b7, 0x9004, "3c905b-tpo",    "3Com900B-TPO"),       /* 10 Base TPO */
 940 PCI_ROM(0x10b7, 0x9005, "3c905b-combo",  "3Com900B-Combo"),     /* 10 Base Combo */
 941 PCI_ROM(0x10b7, 0x9006, "3c905b-tpb2",   "3Com900B-2/T"),       /* 10 Base TP and Base2 */
 942 PCI_ROM(0x10b7, 0x900a, "3c905b-fl",     "3Com900B-FL"),        /* 10 Base FL */
 943 PCI_ROM(0x10b7, 0x9055, "3c905b-tpo100", "3Com905B-TX"),        /* 10/100 TPO */
 944 PCI_ROM(0x10b7, 0x9056, "3c905b-t4",     "3Com905B-T4"),        /* 10/100 T4 */
 945 PCI_ROM(0x10b7, 0x9058, "3c905b-9058",   "3Com905B-9058"),      /* Cyclone 10/100/BNC */
 946 PCI_ROM(0x10b7, 0x905a, "3c905b-fx",     "3Com905B-FL"),        /* 100 Base FX / 10 Base FX */
 947 /* Newer 90xC revision: */
 948 PCI_ROM(0x10b7, 0x9200, "3c905c-tpo",    "3Com905C-TXM"),       /* 10/100 TPO (3C905C-TXM) */
 949 PCI_ROM(0x10b7, 0x9202, "3c920b-emb-ati", "3c920B-EMB-WNM (ATI Radeon 9100 IGP)"),      /* 3c920B-EMB-WNM (ATI Radeon 9100 IGP) */
 950 PCI_ROM(0x10b7, 0x9210, "3c920b-emb-wnm","3Com20B-EMB WNM"),
 951 PCI_ROM(0x10b7, 0x9800, "3c980",         "3Com980-Cyclone"),    /* Cyclone */
 952 PCI_ROM(0x10b7, 0x9805, "3c9805",        "3Com9805"),           /* Dual Port Server Cyclone */
 953 PCI_ROM(0x10b7, 0x7646, "3csoho100-tx",  "3CSOHO100-TX"),       /* Hurricane */
 954 PCI_ROM(0x10b7, 0x4500, "3c450",         "3Com450 HomePNA Tornado"),
 955 PCI_ROM(0x10b7, 0x1201, "3c982a",        "3Com982A"),
 956 PCI_ROM(0x10b7, 0x1202, "3c982b",        "3Com982B"),
 957 };
 958
 959 struct pci_driver a3c90x_driver = {
 960         .name     = "3C90X",
 961         .probe    = a3c90x_probe,
 962         .ids      = a3c90x_nics,
 963         .id_count = sizeof(a3c90x_nics)/sizeof(a3c90x_nics[0]),
 964 };